01Latch up概念

在CMOS電路中，存在寄生的PNP和NPN晶體管,它們相互影響在VDD與GND間產(chǎn)生一低阻通路，形成大電流，燒壞芯片，這就是閂鎖效應(yīng)，簡稱latch-up。

02重要性

隨著IC特征尺寸越來越小，集成度越來越高，閂鎖效應(yīng)發(fā)生的可能性越來越高，這個現(xiàn)象極為重要，因為它有可能導致整個芯片徹底報廢。所以，在質(zhì)量檢測（QUAL測試）中，latch-up是一個必須檢查的項目，而且它和靜電放電（ESD）防護也是密切相關(guān)的

03形成原理

晶體管之間存在PN結(jié)。當一個PNP晶體管的集電極連接到NPN晶體管的基極時，如果結(jié)反向偏置電壓超過一定閾值，就會發(fā)生Latch-up現(xiàn)象，如圖表1所示。

▲圖表1

正常工作情況下，三極管是截止的，不會發(fā)生Latch up現(xiàn)象。受到外界來自電源，I/O，ESD靜電泄放的干擾時，當一個PNP晶體管被激活時，它通過連接的NPN晶體管的基極轉(zhuǎn)導電流，導致NPN晶體管也被激活，形成一個正反饋回路，電流在這個結(jié)構(gòu)里面不斷放大，最終超過芯片承受范圍，使得芯片被燒壞。

▲圖表2

圖中電路結(jié)構(gòu)左半部分相當于一個P管放大電路，右半部分相當于一個N管放大電路，且它們的輸入輸出首尾相連，形成一個正反饋環(huán)路。當受到干擾時，PNP管打開，PNP管輸出端產(chǎn)生電流I1，I1流經(jīng)NPN管放大成I2又輸入到PNP管的基極，從而導致PNP管的輸出端電流I1繼續(xù)增加，I1增加又導致經(jīng)NPN管放大后的I2增加，從而形成正反饋環(huán)路，電流不斷增加。

電路中出現(xiàn)一個低電阻的路徑（圖表2紅色線條所示），導致異常電流流過，這會導致電路失去控制，可能導致器件的損壞或電路功能的失效。

04測試流程

Latch-up測試是集成電路可靠性測試的重要項目之一，主要用于檢測芯片在異常電壓或電流條件下是否會出現(xiàn)閂鎖效應(yīng)（Latch-up）。

1測試標準

Latch up測試主要依據(jù)JESD78F標準進行測試，該標準中將Latch-up測試分為電流測試(I-test) 和電壓測試(V-test)。

2測試準備條件

(1)測試溫度（室溫25℃或特殊溫度）;

(2)芯片引腳定義(POWER , GND , INPUT, OUTPUT ,I/O) ;

(3)供電引腳(POWER)及IO引腳(INPUT, OUTPUT ,I/O) 的最大工作電壓。

3測試內(nèi)容

▲圖表3

上表為測試閂鎖效應(yīng)的條件及分類：正向電流測試≥100 mA ；負電流測試≥ -100 mA ；電壓測試1.5VCCmax或者MSV, 其中MSV表示（Maximum Stress Voltage）最大允許工作電壓。

電流測試 I-test，用于測試非電源管腳；電壓測試 V-test 用于測試電源管腳。其中I-test又有正向注入/負向抽取兩種，正向注入電流會使得端口電壓升高，負向抽取電流會使得端口電壓降低。

V-test的測試流程

(1)對所有輸出和I/O懸空，所有輸入管腳置于高電平偏置，所有VDD分別加電為對應(yīng)的Vmax電壓，測量各VDD到GND的漏電流I-pre。

(2)對待測管腳施加V-test源，觸發(fā)電壓取1.5×VCCmax或MSV，觸發(fā)時間一般取10ms。

(3)去除觸發(fā)源后將被測管腳復原，測量漏電流I-post，進行失效判斷。

（如果I-pre≤25mA, 失效標準為I-post> I-pre+ 10 mA；如果I-pre> 25 mA，失效標準為I-post> 1.4 × I-pre）

(4)如果沒有發(fā)生Latch-up，對所有輸出和I/O懸空，將所有輸入管腳都置于低電平偏置，所有VDD分別加電為對應(yīng)的Vmax電壓，測量各VDD到GND的漏電流I-pre，重復實驗。

(5)重復以上步驟，直到每個電源Vsupply管腳（或管腳組合）都通過測試。

▲圖表4

圖表4為V-test波形。

I-test的測試流程

(1) 對所有非待測的輸出和I/O懸空，所有輸入管腳置于高電平偏置，所有VDD分別置于對應(yīng)的Vmax電壓

(2)測量各VDD到GND的漏電流I-pre。

(3)對待測管腳施加I-test源，正電流觸發(fā)限壓取該測試管腳的1.5 × VmaxOP，負電流觸發(fā)限壓取該測試管腳的-0.5×Vmax，觸發(fā)時間一般取10ms。

(4)去除觸發(fā)源后將被測管腳復原，測量漏電流I-post，進行失效判斷。

（如果I-pre≤25mA, 失效標準為I-post> I-pre+ 10 mA；如果I-pre> 25 mA，失效標準為I-post> 1.4 × I-pre）

(5)如果沒有發(fā)生Latch-up，對所有未接受測試的輸出和I/O懸空，將所有輸入管腳都置于低電平偏置，所有VDD分別加電為對應(yīng)的Vmax電壓，測量各VDD到GND的漏電流I-pre，重復實驗。

(6)重復以上步驟，直到所有IO管腳都通過測試(除待測試管腳外的其他非輸入的IO管腳均懸空)。

▲圖表5

圖表5為I-test的正電流及負電流測試波形

特殊功能管腳

某些芯片會具有特殊的功能管腳，例如LDO管腳既可作為電源管腳也可作為輸出管腳，這些芯片的管腳能為其他芯片或器件提供偏置。而針對這類管腳，使用I-test還是V-test需要根據(jù)實際應(yīng)用情況來確定。

北京季峰檢測技術(shù)有限公司ESD 實驗室始終秉持科學、嚴謹、專業(yè)的態(tài)度，致力于為廣大客戶提供一流的 HBM、MM、Latch-up 檢測認證服務(wù)。我們深知產(chǎn)品質(zhì)量和可靠性對于企業(yè)的重要性，因此不斷提升自身技術(shù)水平和服務(wù)能力，與您攜手共進，共同應(yīng)對電子產(chǎn)品在靜電和閂鎖效應(yīng)方面的挑戰(zhàn)。選擇北京季峰 ESD 實驗室，就是選擇放心，選擇品質(zhì)，讓我們一起為打造更可靠、更耐用的電子產(chǎn)品而努力。

北京季峰檢測技術(shù)有限公司是上海季豐的控股子公司，位于北京市海淀區(qū)豐豪東路9號院2D樓。

主要服務(wù)能力：

（1）ESD測試：HBM、CDM、MM、Latchup；

（2）失效分析：開蓋、去層、研磨、2D/3D OM、2D X-Ray、手動探針臺、SAT、IV curve測試、WireBonding、Thermal、InGaAs、OBIRCH、SEM/EDS、DB FIB、Nanoprober、TEM等；

同時可承接RA、ATE LB、可靠性板子設(shè)計制作、ASSY快速封裝、材料分析、ATE回測及測試程序開發(fā)、車規(guī)可靠性實驗等業(yè)務(wù)，交由上海季豐完成。

北京季峰不僅為您提供一站式的實驗服務(wù)，還有上門取送件等快速、專業(yè)、優(yōu)質(zhì)的增值服務(wù)，歡迎前來咨詢委案。

季豐電子

季豐電子成立于2008年，是一家聚焦半導體領(lǐng)域，深耕集成電路檢測相關(guān)的軟硬件研發(fā)及技術(shù)服務(wù)的賦能型平臺科技公司。公司業(yè)務(wù)分為四大板塊，分別為基礎(chǔ)實驗室、軟硬件開發(fā)、測試封裝和儀器設(shè)備，可為芯片設(shè)計、晶圓制造、封裝測試、材料裝備等半導體產(chǎn)業(yè)鏈和新能源領(lǐng)域公司提供一站式的檢測分析解決方案。

季豐電子通過國家級專精特新“小巨人”、國家高新技術(shù)企業(yè)、上海市“科技小巨人”、上海市企業(yè)技術(shù)中心、研發(fā)機構(gòu)、公共服務(wù)平臺等企業(yè)資質(zhì)認定，通過了ISO9001、 ISO/IEC17025、CMA、CNAS、IATF16949、ISO/IEC27001、ISO14001、ISO45001、ANSI/ESD S20.20等認證。公司員工超1000人，總部位于上海，在浙江、北京、深圳、成都等地設(shè)有子公司。