01Demo概述

FPGA在圖像傳輸領(lǐng)域扮演著非常重要的角色，F(xiàn)PGA的SerDes在圖像傳輸領(lǐng)域是實(shí)現(xiàn)高速串行通信的核心技術(shù)，尤其在處理高分辨率、大帶寬圖像數(shù)據(jù)時發(fā)揮了關(guān)鍵作用，SerDes可提供高達(dá)3Gbps、6Gbps、10Gbps等的線速率通信。

智多晶多分辨率HDMI傳輸Demo基于智多晶IST060_SA5T_100_DO_8F676_EVB_V3 FPGA開發(fā)板和FH1159 FMC子板對視頻圖像數(shù)據(jù)通過SerDes進(jìn)行轉(zhuǎn)發(fā)傳輸演示。

視頻源由主機(jī)產(chǎn)生，經(jīng)過TMDS181芯片中繼處理后，輸出3路數(shù)據(jù)通道和1路TMDS時鐘通道，SerDes RX將時鐘通道的TMDS時鐘作為參考時鐘對3路數(shù)據(jù)進(jìn)行接收，接收的圖像數(shù)據(jù)緩存后再經(jīng)SerDes TX轉(zhuǎn)發(fā)回FH1159的DP159芯片處理，圖像數(shù)據(jù)再通過FH1159子板的HDMI發(fā)送接口由HDMI線連接至顯示器，完成圖像顯示。最高可支持4k@60分辨率圖像數(shù)據(jù)傳輸。

主機(jī)視頻源可對目標(biāo)顯示器的分辨率信息進(jìn)行讀取，該功能通過FPGA的EDID轉(zhuǎn)發(fā)模塊實(shí)現(xiàn)；使用智多晶Tiny_SOC risc-v軟核ip對TMDS 181芯片和DP159芯片進(jìn)行寄存器讀寫，完成TMDS時鐘與line rate比例和信號完整性調(diào)節(jié)等配置。

02SerDes轉(zhuǎn)發(fā)

在SerDes數(shù)據(jù)轉(zhuǎn)發(fā)的處理中將SerDes的RX/TXOUTCLK作為RX/TXUSERCLK時鐘源，RX/TXOUTCLK經(jīng)過PLL分頻產(chǎn)生RX/TXUSERCLK，HDMI TX端的TMDS時鐘由TXOUTCLK經(jīng)過分頻后還原，再經(jīng)過ODDR，然后生成差分時鐘對后輸出。

使用RXUSERCLK讀取SerDes RX數(shù)據(jù)，同時將RXUSERCLK作為寫FIFO時鐘將讀取的數(shù)據(jù)寫入FIFO，使用經(jīng)TXOUTCLK分頻后的TXUSERCLK讀取FIFO，讀取后的數(shù)據(jù)通過SerDes TX發(fā)送。

免責(zé)說明：文中提及的FH1159為ALINX公司的產(chǎn)品名稱，TMDS181和DP159為德州儀器(Texas Instruments)公司產(chǎn)品名稱，以上第三方名稱僅用于技術(shù)說明，與ALINX公司和TI公司并無合作和授權(quán)關(guān)系，相關(guān)權(quán)利歸屬原持有人。