電子發(fā)燒友網(wǎng)報告（文/梁浩斌）CoWoP（Chip on Wafer on PCB）封裝最近突然在業(yè)界掀起一波熱度，主要是由于此前從英偉達(dá)泄露的一份PPT顯示，英偉達(dá)會在GB100芯片上進(jìn)行CoWoP封裝的驗證，并計劃與臺積電CoWoS同步雙線推進(jìn)，未來在GR150 芯片項目同時推進(jìn)這兩種封裝方案。

不過郭明錤近日也發(fā)文表示，CoWoP導(dǎo)入SLP（Substrate-Level PCB基板級PCB）的挑戰(zhàn)遠(yuǎn)超于2017年蘋果量產(chǎn)應(yīng)用SLP的案例，要在2028年量產(chǎn)是很樂觀的預(yù)期。而臺積電的另一個封裝技術(shù)CoPoS，旨在解決CoWoS難以大規(guī)模量產(chǎn)的問題，也預(yù)計在2028年后量產(chǎn)，相比之下CoWoP的難度顯得其2028年量產(chǎn)的目標(biāo)不太現(xiàn)實。

CoWoP、CoWoS、CoPoS等多個名詞估計都看得有點混亂，那么這幾種封裝優(yōu)勢都有哪些特點和優(yōu)勢？為什么各家都在推進(jìn)新型封裝？

首先要了解CoWoS是什么。CoWos即芯片 - 晶圓 - 基板封裝，由臺積電主導(dǎo)開發(fā)。它的核心是通過一個“硅中介層”，將邏輯芯片比如CPU、GPU，和高帶寬存儲芯片比如HBM封裝在同一個模塊上，實現(xiàn)多芯片的高密度集成。

過去HBM往往是通過PCB上的布線，與CPU/GPU進(jìn)行通信，但由于PCB上布線的物理限制，兩者之間的傳輸帶寬就遇到了瓶頸。

所以通過封裝在同一個模塊，將GPU/CPU和HBM堆疊放置在硅中介層上，硅中介層作為核心的互聯(lián)樞紐，通過 TSV（硅通孔）和精細(xì)布線實現(xiàn)芯片間的高速信號傳輸，帶寬遠(yuǎn)超傳統(tǒng)的引線鍵合，極大地提升了芯片間的通信帶寬。

不過CoWoS也存在致命問題，首先是成本高昂。硅中階層是CoWoS封裝的核心，用硅晶圓+光刻等步驟制造，想要集成更多的HBM，就要更大的硅中介層面積。眾所周知，晶圓上產(chǎn)出的單個裸片面積越大價格越貴，加上封裝過程涉及多次光刻和鍵合等工序，進(jìn)一步降低良率，拉高成本。

因此無論是在成本和產(chǎn)能上，CoWoS長期面臨的問題是成本高且難以大規(guī)模量產(chǎn)。

CoPoS（芯片-面板-基板封裝）同樣來自臺積電，實際上，這是臺積電為了解決CoWoS量產(chǎn)瓶頸而推出的一種封裝技術(shù)。大摩在近期的研報中宣稱，臺積電已經(jīng)啟動建設(shè)310 mm2 Panel-Level chiplet先進(jìn)封裝試產(chǎn)線（即CoPoS先進(jìn)封裝體系）。

相比CoWoS，CoPoS主要差異是將硅中介層換成有機(jī)中階層，基板采用玻璃基板。雖然互聯(lián)密度不如CoWoS的硅中介層，但面板面積大，可利用率高，可以有效解決產(chǎn)能問題，成本也更低，適合大規(guī)模量產(chǎn)。

而英偉達(dá)CoWoP可以理解為，相比CoWoS直接去除了基板，將中介層裝配到PCB上，大幅簡化結(jié)構(gòu)，同時信號路徑最短，熱設(shè)計靈活性更佳，理論上成本最低。但顯而易見的問題在于，這項技術(shù)對于PCB廠商的生產(chǎn)精度要求非常高，對于目前的PCB產(chǎn)業(yè)而言，需要一次產(chǎn)業(yè)鏈上下游的整體革新來實現(xiàn)這項技術(shù)的量產(chǎn)，這對供應(yīng)鏈?zhǔn)且粋€較大的考驗。

同時，PCB的線寬也受到限制，在實際互連帶寬上的效果仍存疑?？傮w來看，CoWoP仍處于技術(shù)探索的階段，但PCB與芯片的集成，其實近年確實也開始有越來越多的探索，比如埋容技術(shù)，將電容嵌入到PCB內(nèi)部，節(jié)省PCB空間、降低PCB厚度，提高信號完整性。