LMKDB 器件是一系列極低抖動的 LP-HCSL 時鐘多路復(fù)用器，支持 PCIe Gen 1 至 Gen 7，并且符合 DB2000QL 標(biāo)準(zhǔn)。這些器件提供靈活的上電順序、故障安全輸入、單獨的輸出使能和禁用引腳、輸入信號丟失 （LOS） 檢測和自動輸出禁用功能，以及出色的電源噪聲抑制性能。

支持 1.8V 和 3.3V 電源電壓。
*附件：lmkdb1204.pdf

特性

• 支持的 LP-HCSL 時鐘多路復(fù)用器：
  • PCIe 第 1 代至第 7 代
  • CC（共時鐘）和 IR（獨立參考）PCIe 架構(gòu)
  • 帶或不帶 SSC 的輸入時鐘
• 符合DB2000QL標(biāo)準(zhǔn)：
  • 所有設(shè)備均符合DB2000QL規(guī)格
• 極低的附加抖動：
  • 156.25MHz時最大12kHz至20MHz RMS附加抖動為31fs
  • PCIe Gen 4 的最大附加抖動為 13fs
  • PCIe Gen 5 的最大附加抖動為 5fs
  • PCIe Gen 6 的 3fs 最大附加抖動
  • PCIe Gen 7 的 2.1fs 最大附加抖動
• 故障安全輸入
• 靈活的上電順序
• 自動輸出禁用
• 單獨輸出使能
• SBI（邊帶接口）用于高速輸出啟用或禁用
• LOS（信號丟失）輸入檢測
• 85Ω 或 100Ω 輸出阻抗
• 1.8V / 3.3V ± 10% 電源
• –40°C 至 105°C 環(huán)境溫度

參數(shù)

方框圖

?1. 產(chǎn)品概述?

• ?型號?：LMKDB1202（20引腳VQFN）和LMKDB1204（28引腳VQFN），支持PCIe Gen 1至Gen 7的超低抖動時鐘多路復(fù)用。
• ?核心特性?：
  • ?超低附加抖動?：Gen 5典型值13fs，Gen 7低至2.1fs。
  • ?雙輸入選擇?：支持2路LP-HCSL時鐘輸入，可獨立配置為AC/DC耦合或內(nèi)部終端。
  • ?靈活輸出控制?：4/2路可編程輸出（LMKDB1204/LMKDB1202），支持85Ω/100Ω阻抗選擇。
  • ?寬溫支持?：-40°C至105°C工作范圍，1.8V/3.3V雙電源電壓。

?2. 關(guān)鍵功能?

• ?時鐘管理?：
  • ? 自動輸出禁用（AOD） ?：檢測輸入信號丟失（LOS）后自動靜音輸出。
  • ?同步使能控制?：通過引腳、SMBus寄存器或側(cè)帶接口（SBI）實現(xiàn)無毛刺輸出切換。
• ?抖動性能?：
  • PCIe Gen 5 CC架構(gòu)下RMS抖動≤45fs，滿足DB2000QL規(guī)范。
  • 156.25MHz下12kHz-20MHz帶寬附加抖動≤31fs。
• ?電源與布局?：
  • 推薦每電源引腳就近放置0.1μF電容，VDDA需額外串聯(lián)2.2Ω電阻抑噪。
  • 需匹配PCB差分阻抗（85Ω/100Ω），減少傳輸線不連續(xù)性。

?3. 應(yīng)用場景?

• ?典型應(yīng)用?：
  • 服務(wù)器主板、高性能計算（HPC）、智能網(wǎng)卡（NIC）的PCIe時鐘分發(fā)。
  • 支持多級緩沖級聯(lián)，滿足PCIe Gen 6/7的嚴(yán)格抖動預(yù)算。
• ?設(shè)計示例?：
  • 15路PCIe時鐘或7路156.25MHz以太網(wǎng)時鐘扇出，通過SMBus配置輸出分組和抖動優(yōu)化。

?4. 封裝與訂購信息?

• ?封裝選項?：
  • LMKDB1202：3mm×3mm VQFN-20（REY）。
  • LMKDB1204：4mm×4mm VQFN-28（REX）。
• ?環(huán)保合規(guī)?：符合RoHS標(biāo)準(zhǔn)，MSL1級（無限制回流焊）。

?5. 文檔支持?

• 包含完整寄存器映射（如輸出使能、抖動配置、輸入模式選擇等）、時序圖和熱性能數(shù)據(jù)。
• 提供評估模塊（EVM）用戶指南和布局示例（如底部層接地優(yōu)化）。