這款 25 位 1：1 或 14 位 1：2 可配置寄存器緩沖器設(shè)計用于 1.7V 至 1.9V VCC 工作。在 1：1 引腳配置中，每個 DIMM 只需要一個器件即可驅(qū)動 9 個 SDRAM 負(fù)載。在 1：2 引腳配置中，每個 DIMM 需要兩個器件來驅(qū)動 18 個 SDRAM 負(fù)載。

所有輸入均SSTL_18，但復(fù)位 （RESET） 和控制 （Cn） 輸入除外，它們是 LVCMOS。所有輸出均為邊沿控制電路，針對未端接的DIMM負(fù)載進(jìn)行了優(yōu)化，并符合SSTL_18規(guī)格。
*附件：sn74sstub32864.pdf

SN74SSTUB32864采用差分時鐘（CLK和CLK）工作。數(shù)據(jù)在 CLK 走高和 CLK 走低的交叉點上記錄。

C0輸入控制1：2引腳排列的引腳配置，從寄存器A配置（低電平時）到寄存器B配置（高電平時）。C1輸入控制引腳配置，從25位1：1（低電平時）到14位1：2（高電平時）。正常運(yùn)行期間不應(yīng)切換 C0 和 C1。它們應(yīng)硬連線到有效的低電平或高電平，以將寄存器配置為所需模式。在 25 位 1：1 引腳配置中，A6、D6 和 H6 端子被驅(qū)動為低電平，并且是不使用（DNU）引腳。

在DDR2 RDIMM應(yīng)用中，RESET被指定為相對于CLK和CLK完全異步。因此，無法保證兩者之間的時間關(guān)系。進(jìn)入復(fù)位時，寄存器被清除，數(shù)據(jù)輸出相對于禁用差分輸入接收器所需的時間快速驅(qū)動為低電平。然而，當(dāng)復(fù)位結(jié)束時，寄存器相對于使能差分輸入接收器所需的時間迅速變?yōu)榛顒訝顟B(tài)。只要數(shù)據(jù)輸入為低電平，并且時鐘在RESET從低到高轉(zhuǎn)換到輸入接收器完全使能期間保持穩(wěn)定，SN74SSTUB32864的設(shè)計就可以確保輸出保持低電平，從而確保輸出上不會出現(xiàn)毛刺。

為確保在提供穩(wěn)定時鐘之前從寄存器獲得定義的輸出，在上電期間必須將RESET保持在低電平狀態(tài)。

該器件支持低功耗待機(jī)作。當(dāng)RESET為低電平時，差分輸入接收器被禁用，未驅(qū)動（浮動）數(shù)據(jù)、時鐘和基準(zhǔn)電壓（V 裁判 ） 輸入。此外，當(dāng)RESET為低電平時，所有寄存器都被復(fù)位，所有輸出都強(qiáng)制為低電平，QERR除外。LVCMOS RESET和Cn輸入必須始終保持在有效的邏輯高電平或低電平。

該器件還通過監(jiān)控系統(tǒng)芯片選擇（DCS 和 CSR）輸入來支持低功耗有源作，并在 DCS 和 CSR 輸入均為高電平時將 Qn 輸出門控使其狀態(tài)不變。如果DCS或CSR輸入為低電平，則Qn輸出正常工作。RESET輸入優(yōu)先于DCS和CSR控制，當(dāng)驅(qū)動為低電平時，強(qiáng)制Qn輸出為低電平。如果不需要DCS控制功能，則可以將CSR輸入硬接線到地，在這種情況下，DCS的建立時間要求與其他D數(shù)據(jù)輸入相同。要僅使用DCS控制低功耗模式，應(yīng)將CSR輸入上拉至VCC通過上拉電阻器。

兩個V裁判引腳（A3 和 T3）在內(nèi)部連接在一起大約 150 個。但是，需要只連接兩個 V 中的一個裁判引腳連接到外部V裁判電源。未使用的 V裁判引腳應(yīng)以 V 結(jié)尾裁判耦合電容器。

特性

• 德州儀器 （TI） Widebus+ ? 系列成員
• 引腳排列優(yōu)化了 DDR2 DIMM PCB 布局
• 可配置為 25 位 1：1 或 14 位 1：2 寄存器緩沖器
• 芯片選擇輸入可控制數(shù)據(jù)輸出的狀態(tài)變化，并最大限度地降低系統(tǒng)功耗
• 輸出邊沿控制電路可最大限度地降低未端接線路中的開關(guān)噪聲
• 支持SSTL_18數(shù)據(jù)輸入
• 差分時鐘（CLK和CLK）輸入
• 支持控制和RESET輸入上的LVCMOS開關(guān)電平
• 支持工業(yè)溫度范圍（-40°C 至 85°C）
• 重置輸入禁用差分輸入接收器，復(fù)位所有寄存器，并強(qiáng)制所有輸出為低電平

參數(shù)

?1. 產(chǎn)品概述?

• ?型號?：SN74SSTUB32864，隸屬TI Widebus+?系列，專為DDR2 DIMM設(shè)計。
• ?功能?：支持25位1:1或14位1:2配置的寄存器緩沖模式，優(yōu)化PCB布局，降低系統(tǒng)功耗。
• ?工作電壓?：1.7V至1.9V VCC，工業(yè)級溫度范圍（-40°C至85°C）。

?2. 關(guān)鍵特性?

• ?配置控制?：通過C0/C1引腳選擇工作模式（1:1或1:2），需硬接線避免運(yùn)行時切換。
• ?低功耗設(shè)計?：
  • 芯片選擇（DCS/CSR）輸入可禁用輸出切換以節(jié)能。
  • 異步復(fù)位（RESET）強(qiáng)制輸出低電平并禁用差分接收器。
• ?信號優(yōu)化?：邊緣控制電路減少無端接線路的開關(guān)噪聲，支持SSTL_18/LVCMOS輸入電平。

?3. 電氣特性?

• ?時鐘頻率?：最高410MHz，差分時鐘（CLK/CLK）觸發(fā)數(shù)據(jù)鎖存。
• ?時序要求?：
  • 建立/保持時間嚴(yán)格（如DCS需在CLK上升前600ps有效）。
  • 復(fù)位后需保持輸入穩(wěn)定時間（tact/tinact）。
• ?輸出驅(qū)動?：1.8V CMOS輸出，支持SSTL_18規(guī)范，適應(yīng)DIMM負(fù)載。

?4. 封裝與訂購信息?

• ?封裝?：LFBGA-ZKE（96引腳），頂部標(biāo)記“SB864”。
• ?訂購型號?：SN74SSTUB32864ZKER（卷帶包裝）。

?5. 應(yīng)用注意事項?

• ?配置限制?：1:1模式下A6/D6/H6引腳為DNU（禁用）。
• ?復(fù)位優(yōu)先級?：RESET信號獨立于時鐘，確保上電時輸出無毛刺。
• ?熱管理?：熱阻參數(shù)（RθJA/RθJB）提供散熱設(shè)計參考。