該CDCUA877是一款高性能、低抖動(dòng)、低偏斜、零延遲緩沖器，可將差分時(shí)鐘輸入對(duì)（CK、CK）分配給十個(gè)差分時(shí)鐘輸出對(duì)（Yn、Yn）和一個(gè)差分反饋時(shí)鐘輸出對(duì)（FBOUT、FBOUT）。時(shí)鐘輸出由輸入時(shí)鐘（CK、CK）、反饋時(shí)鐘（FBIN、FBIN）、LVCMOS控制引腳（OE、OS）和模擬電源輸入（AV DD ).當(dāng)OE為低電平時(shí)，除FBOUT/FBOUT外，時(shí)鐘輸出被禁用，而內(nèi)部PLL繼續(xù)保持其鎖定頻率。OS（輸出選擇）是必須連接到 GND 或 V 的程序引腳 DD .當(dāng)作系統(tǒng)為高電平時(shí)，OE 功能如前所述。當(dāng)OS和OE都較低時(shí)，OE對(duì)Y7/Y7沒(méi)有影響，它們是自由運(yùn)行的。當(dāng) AVDD接地時(shí)，PLL 被關(guān)閉并旁路用于測(cè)試目的。
*附件：cdcua877.pdf

當(dāng)兩個(gè)時(shí)鐘輸入（CK、CK）邏輯低電平時(shí)，器件進(jìn)入低功耗模式。差分輸入上的輸入邏輯檢測(cè)電路獨(dú)立于輸入緩沖器，檢測(cè)邏輯低電平，并在所有輸出、反饋和PLL關(guān)閉的低功耗狀態(tài)下運(yùn)行。當(dāng)時(shí)鐘輸入從邏輯低電平轉(zhuǎn)換為差分信號(hào)時(shí)，PLL重新導(dǎo)通，輸入和輸出使能，PLL在規(guī)定的穩(wěn)定時(shí)間內(nèi)獲得反饋時(shí)鐘對(duì)（FBIN、FBIN）和時(shí)鐘輸入對(duì)（CK、CK）之間的鎖相。

該CDCUA877能夠跟蹤擴(kuò)頻時(shí)鐘 （SSC） 以降低 EMI。該器件的工作溫度范圍為 -40°C 至 85°C）。

特性

• 1.8V/1.9V鎖相環(huán)時(shí)鐘驅(qū)動(dòng)器，適用于雙倍數(shù)據(jù)速率（DDR II）應(yīng)用
• 兼容擴(kuò)頻時(shí)鐘
• 工作頻率：125 MHz 至 410 MHz
• 應(yīng)用頻率：160 MHz 至 410 MHz
• 低電流消耗：<200 mA（典型值）
• 低抖動(dòng)（周期間）：±40 ps
• 低輸出偏斜：35 ps
• 穩(wěn)定時(shí)間 <6 μs
• 將一個(gè)差分時(shí)鐘輸入分配給十個(gè)差分輸出
• 52 焊球 μBGA（MicroStar Junior? BGA，0.65 mm 間距）
• 外部反饋引腳（FBIN、FBIN）用于將輸出同步到輸入時(shí)鐘
• 符合或超過(guò)PC2-3200/4300/5300/6400o的CUA877/CAU878規(guī)范PLL標(biāo)準(zhǔn)
• 故障安全輸入

參數(shù)

?1. 核心功能?

• 專為DDR II應(yīng)用設(shè)計(jì)的高性能時(shí)鐘緩沖器，支持1.8V/1.9V工作電壓
• 將1對(duì)差分時(shí)鐘輸入（CK/CK）分配至10對(duì)差分時(shí)鐘輸出（Yn/Yn）及1對(duì)反饋輸出（FBOUT/FBOUT）
• 兼容展頻時(shí)鐘（SSC），支持125MHz至410MHz操作頻率（應(yīng)用頻率160MHz-410MHz）

?2. 關(guān)鍵特性?

• ?低功耗?：靜態(tài)電流<200mA，支持邏輯低電平自動(dòng)進(jìn)入省電模式
• ?高精度時(shí)序?：
  • 周期抖動(dòng)±40ps（cycle-cycle）
  • 輸出偏移35ps
  • 鎖相環(huán)穩(wěn)定時(shí)間<6μs
• ?控制功能?：
  • 異步輸出使能（OE）
  • 輸出選擇引腳（OS）可配置Y7/Y7自由運(yùn)行模式
  • 外部反饋引腳（FBIN/FBIN）同步輸出與輸入時(shí)鐘

?3. 封裝與規(guī)格?

• 52球μBGA封裝（0.65mm間距，型號(hào)CDCUA877ZQL）
• 工作溫度范圍：-40°C至85°C
• 符合PC2-3200/4300/5300/6400標(biāo)準(zhǔn)

?4. 電氣特性?

• 輸入電壓范圍：-0.5V至VDDQ+0.5V
• 差分輸入電壓（VID）：0.3V至VDDQ+0.4V
• 輸出驅(qū)動(dòng)能力：±9mA（高/低電平）

?5. 應(yīng)用設(shè)計(jì)要點(diǎn)?

• 推薦AVDD電源濾波方案（2200pF電容+磁珠）
• 需匹配輸入/反饋時(shí)鐘的壓擺率（建議2.5V/ns）
• 測(cè)試模式下可通過(guò)接地AVDD旁路PLL