CDCE62002器件是一款高性能時鐘發(fā)生器，具有低輸出抖動、 通過SPI接口實現(xiàn)高度可配置，并確定可編程啟動模式 通過片上EEPROM。專為時鐘數(shù)據(jù)轉(zhuǎn)換器和高速數(shù)字量身定制 信號，CDCE62002實現(xiàn)低于0.5 ps RMS的抖動性能 ^(1)^ .
*附件：cdce62002.pdf

它包含一個帶有部分集成環(huán)路濾波器的合成器模塊、一個時鐘 分配塊，包括可編程輸出格式，以及具有 創(chuàng)新的智能多路復(fù)用器。時鐘分配塊包括兩個可單獨編程的 可配置為提供不同輸出格式組合的輸出（LVPECL、LVDS、 LVCMOS）。每個輸出還可以編程為唯一的輸出頻率（范圍從 10.94 MHz 到 1.175 吉赫 ^(2)^ ).如果兩個輸出都配置為單端模式（如LVCMOS），則CDCE62002最多支持四個輸出。輸入模塊包括一個通用差分輸入，支持高達(dá) 500 MHz 的頻率，以及一個輔助輸入，可配置為通過板載振蕩器模塊連接到外部 AT-Cut 晶體。智能 輸入多路復(fù)用器有兩種作模式，手動和自動。在手動模式下，用戶 通過SPI接口選擇合成器參考。在自動模式下，輸入 多路復(fù)用器將自動在可用的最高優(yōu)先級輸入時鐘之間進(jìn)行選擇。

特性

• 頻率合成器，帶PLL/VCO和部分集成環(huán)路濾波器
• 完全可配置的輸出，包括頻率和輸出格式
• 智能輸入多路復(fù)用器可在兩個基準(zhǔn)輸入之一之間自動切換
• 多種工作模式包括通過晶體生成時鐘、SERDES 啟動模式、抖動清除和基于振蕩器的保持模式
• 集成EEPROM在上電時確定器件配置
• 出色的抖動性能
• 集成頻率合成器，包括PLL、多個VCO和環(huán)路濾波器：
  • 完全可編程性有助于優(yōu)化相位噪聲性能，實現(xiàn)抖動清除模式
  • 可編程電荷泵增益和環(huán)路濾波器設(shè)置
  • 獨特的雙VCO架構(gòu)支持1.750 GHz至2.356 GHz的寬調(diào)諧范圍。
• 通用輸出模塊支持多達(dá) 2 個差分、4 個單端或差分或單端組合：
  • 0.5 ps RMS（10 kHz至20 MHz）輸出抖動性能
  • 低輸出相位噪聲：1 MHz失調(diào)時為–130 dBc/Hz，F(xiàn)c = 491.52 MHz
  • 合成器模式下的輸出頻率范圍為10.94 MHz至1.175 GHz
  • LVPECL、LVDS 和 LVCMOS
  • 獨立輸出分壓器支持 1、2、3、4、5、8、10、12、16、20、24 和 32 的分頻比
• 具有創(chuàng)新智能多路復(fù)用器的靈活輸入：
  • 兩個通用差分輸入接受 1 MHz 至 500 MHz （LVPECL）、500 MHz （LVDS） 或 250 MHz （LVCMOS） 的頻率
  • 一個輔助輸入接受 2 MHz 至 42 MHz 范圍內(nèi)的晶體
  • 使用晶體輸入的時鐘發(fā)生器模式
  • 智能輸入多路復(fù)用器可配置為在最高優(yōu)先級可用時鐘源之間自動切換，從而實現(xiàn)故障安全作
• 典型功耗：3.3 V 時為 750 mW
• 集成 EEPROM 存儲默認(rèn)設(shè)置;因此，器件可以在已知的預(yù)定義狀態(tài)下上電
• 采用 QFN-32 封裝
• ESD 保護(hù)超過 2000 V HBM
• 工業(yè)溫度范圍：–40°C 至 +85°C
• 應(yīng)用
  • 數(shù)據(jù)轉(zhuǎn)換器和數(shù)據(jù)聚合時鐘
  • 無線基礎(chǔ)設(shè)施
  • 交換機和路由器
  • 醫(yī)療電子
  • 軍事和航空航天
  • 工業(yè)
  • 時鐘生成和抖動清除

參數(shù)

方框圖

?1. 產(chǎn)品概述?
CDCE62002是德州儀器（TI）推出的高性能時鐘發(fā)生器，集成雙壓控振蕩器（VCO），支持時鐘生成、抖動清除、SERDES啟動模式及晶體振蕩器保持模式。關(guān)鍵特性包括：

• ?頻率合成?：PLL/VCO架構(gòu)，部分集成環(huán)路濾波器，輸出頻率范圍10.94 MHz至1.175 GHz。
• ?輸出配置?：4路可編程輸出（支持LVPECL、LVDS、LVCMOS格式），獨立分頻比（1/2/3/4/5/8/10/12/16/20/24/32）。
• ?輸入靈活性?：雙參考輸入（自動切換優(yōu)先級）、輔助輸入（支持2-42 MHz晶體）。
• ?低抖動性能?：0.5 ps RMS（10 kHz-20 MHz），相位噪聲低至-130 dBc/Hz（1 MHz偏移）。

?2. 核心功能模塊?

• ?輸入模塊?：智能多路復(fù)用器支持自動/手動參考源切換，內(nèi)置參考分頻器（/1至/8）。
• ?輸出模塊?：兩路獨立通道，每通道支持差分或單端輸出，可配置為LVPECL/LVDS/LVCMOS。
• ?合成器模塊?：雙VCO（1.75-2.356 GHz），可編程環(huán)路濾波器，支持外部濾波擴展。
• ?控制接口?：SPI接口配置寄存器，集成EEPROM存儲默認(rèn)設(shè)置。

?3. 典型應(yīng)用場景?

• ?數(shù)據(jù)轉(zhuǎn)換器時鐘?：為ADC/DAC提供低抖動時鐘。
• ?無線基礎(chǔ)設(shè)施?：基站時鐘同步。
• ?網(wǎng)絡(luò)設(shè)備?：交換機和路由器時鐘管理。
• ?醫(yī)療/工業(yè)設(shè)備?：高精度時序控制。

?4. 電氣特性?

• ?電源?：3.0-3.6 V，典型功耗750 mW（全輸出激活）。
• ?溫度范圍?：-40°C至+85°C（工業(yè)級）。
• ?封裝?：5×5 mm QFN-32，底部散熱焊盤增強熱性能。

?5. 設(shè)計支持?

• ?寄存器配置?：通過3個28位寄存器控制PLL參數(shù)、輸出格式及分頻比。
• ?布局建議?：強調(diào)電源去耦和熱管理，需將散熱焊盤連接至PCB地平面。

?6. 文檔結(jié)構(gòu)?
包含特性描述、引腳定義、電氣規(guī)格、時序要求、寄存器映射及機械封裝信息，適用于硬件工程師進(jìn)行系統(tǒng)集成。