一、什么是 Pierce 晶體振蕩器

Pierce 振蕩器通常由反相器（或運放/專用振蕩單元）、石英晶體、兩只負載電容 C1/C2、反饋電阻 Rf 以及限流電阻 Rs 構成。其本質(zhì)是利用晶體在并聯(lián)諧振點附近的高 Q 特性與反相器提供的相移/增益形成閉環(huán)振蕩，具有啟動容易、頻率穩(wěn)定、實現(xiàn)成本低等特點。

二、關鍵器件與常用取值范圍

晶體（XTAL）

頻點：常見 8–40 MHz，低頻（32.768 kHz）用 Tuning Fork 晶體

負載電容規(guī)格 CL（常見 6–12 pF），等效串聯(lián)電阻 ESR 與勵磁電平（Drive Level）為選型重點

反饋電阻 Rf（跨接在反相器輸入與輸出之間）

作用：建立直流工作點，抑制直流漂移并幫助啟動

常用范圍：1–10 MΩ（MCU/CMOS 反相器內(nèi)置時可不外接或按參考設計）

限流/串聯(lián)電阻 Rs（串在反相器輸出與晶體之間）

作用：限制晶體驅動、改善相位條件與起振穩(wěn)定性

常見范圍：50–330 Ω（依據(jù)頻點、ESR、驅動電平與芯片驅動能力微調(diào)）

負載電容 C1/C2

基本關系：CL = (C1 × C2) / (C1 + C2) + Cstray

經(jīng)驗選型：當 C1 ≈ C2 時，C1 ≈ C2 ≈ 2 × (CL ? Cstray)

典型值：10–22 pF（取決于晶體 CL 以及板級寄生 Cstray，后者通常 1–3 pF/端）

三、負載電容計算示例

已知晶體 CL = 8 pF，估計板級與管腳寄生 Cstray ≈ 2 pF。

目標：(C1×C2)/(C1+C2) + 2 pF ≈ 8 pF

令 C1 = C2，則 (C/2) + 2 ≈ 8 → C/2 ≈ 6 → C ≈ 12 pF

選型：C1 = C2 = 12 pF（量產(chǎn)可用 12 pF 或 15 pF 做對比驗證頻差與起振裕量）

四、起振條件與負阻裕量

啟動判據(jù)（工程實用）

晶體等效電阻為 Rm（由供應商或實測獲得），測得的電路“等效負阻” |Rneg| 應 ≥ 5×Rm（常用經(jīng)驗 5–10 倍）

裕量不足會導致低溫難起振、批次/環(huán)境變化停振或相位噪聲惡化

|Rneg| 的近似測法

在晶體回路中串入可變電阻 Rtest，逐步增大直至振蕩剛好停止，此時 Rtest ≈ |Rneg|

對比晶體 Rm，評估裕量：|Rneg| / Rm

影響 |Rneg| 的因素

反相器跨導/增益、供電電壓、Rs 取值、C1/C2 配比、溫度/工藝離散與板級寄生

五、驅動電平（Drive Level）控制

定義：晶體內(nèi)部耗散的功率，常見規(guī)格 ≤ 100 μW（請以晶體數(shù)據(jù)手冊為準）

估算：P ≈ I_RMS2 × ESR（工程上用示波器與等效法估算，或查專用測量儀）

調(diào)參：若實測驅動偏高，可增大 Rs 或適當提高負載電容以降低環(huán)路增益

六、常見設計陷阱與規(guī)避

C1/C2 過大：起振變慢、相位裕量下降；過?。侯l偏超出目標 CL

僅憑“經(jīng)驗值”配電容：忽略 Cstray 會帶來系統(tǒng)性頻偏

忽略溫度/電壓與批次差異：低溫起振失敗往往來自裕量邊緣化

使用高 ESR 晶體但未重算 Rs/電容：易出現(xiàn)間歇性振蕩或啟動慢

MCU 內(nèi)置振蕩器模式選擇錯誤：需對照芯片手冊選擇合適的“High/Low Gain、外部晶體模式”等

七、PCB 布局布線建議

晶體與 MCU/振蕩單元緊靠放置，回路最短閉合

晶體回路走線避免跨分割參考平面，地參考完整

C1/C2 靠近晶體與輸入/輸出引腳放置，減小寄生

遠離高 dv/dt、強噪聲走線（時鐘、開關電源、RF 天線）

預留 Rs、C1/C2 調(diào)試位置與可替換封裝焊盤

八、調(diào)試與驗證步驟（可直接照單執(zhí)行）

頻偏初驗：頻率計或高精度示波器量測，評估是否落在目標 CL 頻點范圍

起振時間：冷啟動與熱啟動測試（常溫/低溫/高溫多點）

|Rneg| 裕量：按 Rtest 法評估是否 ≥ 5×Rm

驅動電平：確認不超過晶體最大勵磁規(guī)格

抖動/相位噪聲：對關鍵時鐘系統(tǒng)進行頻域/時域驗證

量產(chǎn)一致性：多批樣品在寬溫、寬壓條件重復驗證

九、常見問答（FAQ）

Q1：為何更換晶體品牌后頻率有微小漂移？
A：不同晶體的 CL、C0、ESR 等參數(shù)存在差異，同時板級 Cstray 與公差疊加，會引起頻差。需按新晶體參數(shù)重算 C1/C2，并復測 |Rneg| 與驅動電平。

Q2：C1 與 C2 必須完全相等嗎？
A：不必須。C1≈C2 可簡化計算并減少頻偏；在某些設計中略微不對稱能微調(diào)相位與起振特性，但應以頻率與裕量綜合最優(yōu)為準。

Q3：低溫不易起振怎么辦？
A：檢查 |Rneg| 裕量是否不足，適當減小 C1/C2 或下調(diào) Rs 增強環(huán)路增益；同時確認供電、封裝應力與環(huán)境因素。

Q4：如何降低驅動電平以保護晶體？
A：增大 Rs 或適度提高負載電容；必要時選用可承受更高 Drive Level 的晶體或采用專用振蕩器方案（如 XO/TCXO）。

Q5：系統(tǒng)對頻穩(wěn)要求高，Pierce 夠用嗎？
A：若對溫度穩(wěn)定度與相位噪聲有更高要求，可考慮使用 FCom 富士晶振的高穩(wěn)定度 TCXO 或低噪聲 OCXO 產(chǎn)品作為上位時鐘源，再下分配至各子系統(tǒng)。

十、選型與應用建議

通用 MCU 主時鐘：優(yōu)先選擇 ESR 適中的并聯(lián)諧振晶體，按 CL 規(guī)范計算電容并驗證 |Rneg|

低功耗 IoT：關注低驅動電平與啟動時間；必要時配合低功耗 XO

高速接口/敏感時序：關注抖動與相噪，必要時改用 XO/TCXO 并優(yōu)化供電與屏蔽

Pierce 振蕩器深度文章（原文）：https://www.fujicrystal.com/news_details/pierce-crystal-oscillator.html