ADC34J2x 是一款高線性度、超低功耗、雙通道、12 位、50 MSPS 至 160 MSPS 模數(shù)轉(zhuǎn)換器 （ADC） 系列。這些器件專為支持具有大動態(tài)范圍要求的苛刻高輸入頻率信號而設計。時鐘輸入分頻器為系統(tǒng)時鐘架構(gòu)設計提供了更大的靈活性，而SYSREF輸入則實現(xiàn)了完整的系統(tǒng)同步。這些器件支持JESD204B接口，以減少接口線的數(shù)量，從而實現(xiàn)高系統(tǒng)集成密度。JESD204B接口是一個串行接口，其中每個ADC的數(shù)據(jù)被串行化，并僅通過一個差分對輸出。內(nèi)部鎖相環(huán)（PLL）將輸入ADC采樣時鐘乘以20，得出用于序列化來自每個通道的12位數(shù)據(jù)的位時鐘。這些器件支持接口速度高達 3.2 Gbps 的子類 1。
*附件：adc34j22.pdf

特性

• 四通道
• 12 位分辨率
• 1.8V 單電源
• 靈活的輸入時鐘緩沖器，具有1、-2、-4分頻功能
• SNR = 69.6 dBFS，SFDR = 86 dBc（f 在 = 70兆赫
• 超低功耗：
  • 160 MSPS 時為 203 mW/通道
• 信道隔離度：105 dB
• 內(nèi)部抖動
• JESD204B串行接口：
  • 子類 0、1、2 兼容，最高可達 3.2 Gbps
  • 每個 ADC 支持一個通道，最高可達 160 MSPS
• 支持多芯片同步
• 引腳對引腳兼容，與14位版本兼容
• 封裝：VQFN-48（7 mm × 7 mm）

參數(shù)

方框圖

ADC34J2x 是德州儀器推出的四通道 12 位高速模數(shù)轉(zhuǎn)換器（ADC）系列，核心優(yōu)勢為 JESD204B 接口集成、低功耗與高線性度，涵蓋 50 MSPS~160 MSPS 采樣率版本，適配高頻、多通道同步采集場景，支持子類 0/1/2 協(xié)議規(guī)范。

核心參數(shù)與特性

• 硬件規(guī)格 ：四通道差分輸入，采樣率分檔（ADC34J22：50 MSPS、ADC34J23：80 MSPS、ADC34J24：125 MSPS、ADC34J25：160 MSPS）；JESD204B 串行接口，單通道單差分對輸出，最高速率 3.2 Gbps。
• 精度性能 ：SNR 典型值 6770.6 dBFS，SFDR 最高達 106 dBc；通道隔離度 105 dB，模擬輸入帶寬 450 MHz；內(nèi)置抖動（Dither）功能，內(nèi)部孔徑抖動 200 fs，支持數(shù)字增益調(diào)節(jié)（06 dB）。
• 功耗與封裝 ：160 MSPS 時單通道功耗 203 mW；1.8V 單電源供電；采用 48 引腳 VQFN 封裝（7mm×7mm），工作溫度 -40°C~+85°C，HBM ESD 等級 ±2000V。
• 時鐘與同步 ：內(nèi)置時鐘分頻器（1/2/4 分頻），支持差分（ sine/LVPECL/LVDS）或單端（LVCMOS）時鐘輸入；SYSREF/SYNC 引腳實現(xiàn)多芯片同步，支持確定性延遲配置。

功能與工作模式

• 核心功能 ：JESD204B 接口支持 8b/10b 編碼、數(shù)據(jù)加擾，提供時鐘、編碼、PRBS 等測試模式；支持二進制補碼 / 偏移二進制輸出格式，內(nèi)置過范圍指示（正常 / 快速兩種模式）。
• 性能優(yōu)化 ：Dither 功能提升 SFDR，關閉后 SNR 可提升 0.30.5 dB；數(shù)字增益可調(diào)節(jié)輸入滿量程（12 VPP），trade-off SNR 與 SFDR 性能；特殊模式寄存器適配不同輸入頻率（<120 MHz/>120 MHz）優(yōu)化諧波失真。
• 電源管理 ：支持全局掉電（功耗 5 mW）、待機（功耗 185 mW）和單通道掉電模式；全局掉電喚醒時間 85 μs，待機喚醒時間 35 μs，可通過寄存器配置 PDN 引腳功能。
• 同步與擴展 ：支持子類 1（SYSREF 觸發(fā)）和子類 2（SYNC 觸發(fā)）同步方式，實現(xiàn)多芯片精準對齊；JESD204B 支持 LMFS 格式配置（默認 4421，可選 2441），適配不同串行速率需求。

應用場景

適用于多載波多模蜂窩基站、雷達與智能天線陣列、彈藥制導、電機控制反饋、網(wǎng)絡與矢量分析儀、通信測試設備、無損檢測、微波接收機、軟件無線電（SDR）、正交與分集無線電接收機等對采樣速率、通道數(shù)和同步精度有嚴格要求的場景。

關鍵設計要點

• 電源要求 ：AVDD 與 DVDD 均為 1.7V~1.9V，無上電順序要求；每個電源引腳需就近配置 0.1μF 去耦電容，電源源頭建議并聯(lián) 1μF、10μF 電容增強濾波。
• 布局建議 ：模擬輸入與數(shù)字輸出分區(qū)域布線，模擬通道遠離時鐘線和 JESD204B 輸出線；JESD204B 差分對需等長布線，終端匹配 100Ω 電阻并靠近接收端；暴露熱焊盤需焊接至 PCB 地平面，提升散熱效率。
• 配置方式 ：通過 4 線 SPI 接口（SEN/SCLK/SDATA/SDOUT）配置寄存器，支持軟件復位、模式切換、測試模式啟動等；上電后需通過 RESET 引腳硬件復位初始化寄存器，支持多幀同步配置。