本文翻譯轉載于：Cadence Blog

作者：Sangeeta Soni

今年 4 月 25 日，UALink 聯盟正式發(fā)布了 UALink 200G 1.0 規(guī)范，在眾多超大規(guī)模市場核心參與者的支持下，這一成果成為了該領域的重要的里程碑。該規(guī)范打造了一種低延遲、高帶寬的通信架構，能夠在一個機柜中支持數百個加速器，還能讓加載-存儲語義實現變得更加簡潔高效。

UALink 誕生的誘因

人工智能和機器學習的飛速發(fā)展，正推動著對高性能計算資源的需求達到前所未有的程度。以近期爆火的“吉卜力風格”熱潮為例，它需要動用驚人的 1 萬億次浮點運算來生成 AI 圖像——這充分凸顯了現代工作負載的計算密集特性。這些工作負載需要可擴展的互連技術，以針對高帶寬、低延遲和硬件資源的高效利用進行優(yōu)化。盡管存在專有接口，但行業(yè)缺乏能滿足這些需求的開放標準。為了填補這一空白，UALink 應運而生，成為首個支持加速器無縫向上擴展集成（scale-up）的開放標準，為人工智能計算領域帶來了范式變革。

協(xié)議快速解析

UALink 提出了一種非一致性互連解決方案，利用四路 200G 以太網物理層，實現了每個端口 800Gbps 的速率。值得注意的是，高層通道經過優(yōu)化，可滿足向上擴展（scale-up）應用的需求。

UALink 被設計為分層協(xié)議棧，包含四個不同且定義清晰的功能層：

協(xié)議層：用于數據和控制交換的簡單對稱協(xié)議接口

事務層：定義 64G 數據分片的封裝、數據包格式以及流控機制

數據鏈路層：包括錯誤恢復功能，包括數據分片重放以及 RAS 特性

物理層：基于 802.3dj 以太網物理層，進行了部分特定修改

Cadence 的 UALink 驗證 IP

Cadence 為高性能計算和人工智能市場提供前沿的協(xié)議支持，助力我們的客戶率先推出下一代創(chuàng)新解決方案。Cadence 驗證 IP 在人工智能和高性能計算領域的片上系統(tǒng)的可靠一站式驗證領域處于領先地位。我們已實現對 PCle 7.0、CXL 4.0 以及 PCle 和 CXL 完整性與數據加密的成熟支持，如今又新增對 UEC 和 UALink VIP 的支持，在全面驗證方案領域引領行業(yè)發(fā)展。

UALink VIP 遵循協(xié)議定義的分層架構，為用戶提供靈活的使用體驗。這種模塊化架構支持在模板和協(xié)議棧層面使用該 VIP。VIP 在邏輯協(xié)議交互點提出回調支持和錯誤注入功能，便于調試、覆蓋率分析、計分板統(tǒng)計及其他測試平臺需求的實現。下圖展示了采用該驗證 IP 的參考驗證拓撲結構：

Cadence 正與早期采用者開展合作，并期待隨著 UALink 生態(tài)系統(tǒng)的發(fā)展，能與更多客戶展開合作。