12位、2.0/3.2 GSPS ADC12D1x00 設(shè)備是 TI 超高速技術(shù)的最新進展 ADC系列，基于10位GHz系列的特性、架構(gòu)和功能 ADC的。

ADC12D1x00 提供了靈活的 LVDS 接口，支持多個可編程 SPI 這些選項用于促進板設(shè)計和FPGA/ASIC數(shù)據(jù)采集。LVDS輸出兼容以下 IEEE 1596.3-1996，并支持可編程共模電壓。

ADC12D1x00采用帶鉛或無鉛的292針熱增強BGA封裝 封裝覆蓋在額定工業(yè)溫度范圍內(nèi)的-40°C至85°C范圍內(nèi)。
*附件：adc12d1000.pdf

特性

• 可配置為2.0/3.2 GSPS交錯
  式或1.0/1.6 GSPS雙輔助器
• 與ADC10D1x00和
  ADC12D1x00針腳兼容
• 內(nèi)部終端緩沖差分
  模擬輸入
• 交錯正時自動與手動傾斜
  調(diào)節(jié)
• 系統(tǒng)調(diào)試輸出端的測試模式
• 可編程15位增益和12位加號
  偏移
• 可編程 t廣告調(diào)整功能
• 1：1 非多工或 1：2 去多工 LVDS 輸出
• 多芯片系統(tǒng)的自動同步功能
• 單一1.9伏±0.1伏電源

參數(shù)

方框圖

一、產(chǎn)品核心概述

ADC12D1x00 系列是德州儀器推出的超高速模數(shù)轉(zhuǎn)換器家族，包含 ADC12D1000（最高 2.0 GSPS）與 ADC12D1600（最高 3.2 GSPS）兩款型號，核心優(yōu)勢為超高采樣速率、寬信號帶寬與靈活的工作模式，適用于寬帶通信、雷達（RADAR）、激光雷達（LIDAR）、軟件無線電（SDR）、消費類射頻設(shè)備、機頂盒及高速數(shù)據(jù)采集系統(tǒng)等場景。工作溫度范圍為 –40°C 至 85°C，采用 292 引腳熱增強型 BGA 封裝（27mm×27mm），單電源 1.9V±0.1V 供電，支持交錯采樣（Interleaved）與雙 ADC 獨立工作模式，集成可編程增益 / 偏移、自動校準、多芯片同步等功能，滿足高頻信號的高精度采集需求。

二、關(guān)鍵特性與規(guī)格

1. 核心性能參數(shù)

• 分辨率與速率 ：12 位分辨率（無丟失碼），積分非線性誤差（INL）±4.8 LSB，差分非線性誤差（DNL）±0.9 LSB；ADC12D1000 交錯模式 2.0 GSPS、雙 ADC 模式 1.0 GSPS；ADC12D1600 交錯模式 3.2 GSPS、雙 ADC 模式 1.6 GSPS。
• 動態(tài)性能：全功率帶寬（FPBW）最高 2.8 GHz（非交錯模式），噪聲基底密度低至 –153.6 dBm/Hz；有效位數(shù)（ENOB）最高 9.6 位，信噪比（SNR）最高 60.2 dB，無雜散動態(tài)范圍（SFDR）最高 71 dBc，總諧波失真（THD）最低 –75.7 dBc；通道間串擾低于 –70 dB，相位匹配誤差小于 1°。
• 輸入與量程：差分模擬輸入，內(nèi)部 100Ω 終端匹配，輸入電容低至 0.02 pF；非擴展控制模式（Non-ECM）支持兩檔量程（600mVpp/800mVpp），擴展控制模式（ECM）可通過 15 位精度編程（600mVpp~1000mVpp）；支持 AC/DC 耦合輸入，共模電壓 1.25V 左右。
• 功耗與接口：典型總功耗 3.6W~4.4W（全速率），支持單通道獨立掉電，掉電功耗低至 43 mW；LVDS 輸出兼容 IEEE 1596.3-1996，支持 1:1 非解復用或 1:2 解復用模式，數(shù)據(jù)時鐘（DCLK）頻率為采樣速率的 1/2（解復用模式）或 1/1（非解復用模式）；SPI 接口用于配置與控制，支持標準 / 快速模式（最高 15 MHz）。

2. 核心功能

• 工作模式：支持交錯采樣模式（DES）與非交錯模式（Non-DES），DES 模式下單通道采樣速率翻倍（如 ADC12D1600 達 3.2 GSPS），Non-DES 模式下雙 ADC 獨立工作（各 1.0/1.6 GSPS）；輸出支持 1:1 非解復用（12 位單總線）或 1:2 解復用（兩總線各 6 位并行），適配不同 FPGA/ASIC 數(shù)據(jù)接收能力。
• 校準與調(diào)整：內(nèi)置自動校準功能，支持上電校準與命令觸發(fā)校準，可修正積分非線性、增益誤差與偏移誤差；ECM 模式下提供 15 位可編程增益（±45 mV 范圍）與 12 位帶符號偏移調(diào)整，支持采樣時鐘相位延遲微調(diào)（最高 825 ps），優(yōu)化信號同步精度。
• 多芯片同步：AutoSync 功能支持主從模式多芯片同步，通過 RCLK 參考時鐘與 RCOut 時鐘輸出實現(xiàn)多器件時鐘同步；支持 DCLK 復位同步，可快速校準多 ADC 輸出時序一致性，適配大規(guī)模采集系統(tǒng)。
• 測試與調(diào)試：內(nèi)置測試圖案（Test Pattern）輸出功能，可獨立驅(qū)動四個輸出總線，用于系統(tǒng)鏈路調(diào)試；Over-Range 輸出（ORI/ORQ）指示輸入信號超量程，方便系統(tǒng)故障診斷。

三、封裝與引腳

1. 封裝信息

• 292 引腳 BGA 封裝：尺寸 27mm×27mm×1.6mm，引腳間距 1.0mm；結(jié)到環(huán)境熱阻 16 °C/W，結(jié)到殼（頂部）熱阻 2.9 °C/W，底部中心接地引腳需焊接至接地平面，確保散熱與電氣性能；MSL 等級 3，支持 220°C/250°C 回流焊（依型號而定）。

2. 關(guān)鍵引腳功能

• 電源與地：V_A（模擬供電）、V_TC（采樣保持與時鐘電路供電）、V_DR（輸出驅(qū)動供電）、V_E（數(shù)字編碼器供電）；GND、GND_DR（輸出驅(qū)動地）、GND_E（數(shù)字地）、GND_TC（時鐘地），多組地引腳需分別連接對應(yīng)地平面，保證接地阻抗一致。
• 模擬輸入：VinI+/-、VinQ+/-（I/Q 通道差分模擬輸入）；Rterm 為內(nèi)部終端匹配電阻，支持外部微調(diào)。
• 時鐘與同步：CLK+/-（差分采樣時鐘輸入，AC 耦合）、RCLK+/-（參考時鐘輸入，用于多芯片同步）、RCOut1+/-/RCOut2+/-（參考時鐘輸出，主從同步）；DCLK_RST+/-（數(shù)據(jù)時鐘復位，同步多器件輸出）。
• 控制與接口：SPI 控制引腳（SCS、SCLK、SDI、SDO）用于配置寄存器；CAL（校準觸發(fā)）、CalRun（校準狀態(tài)指示）、PDI/PDQ（I/Q 通道掉電控制）；LVDS 數(shù)據(jù)輸出（DI/DId、DQ/DQd 系列引腳）、DCLKI+/-/DCLKQ+/-（數(shù)據(jù)時鐘輸出）、ORI+/-/ORQ+/-（超量程指示）。

四、工作模式與核心功能

1. 核心工作模式

• 交錯 / 雙 ADC 模式：通過 DES 引腳或寄存器配置，DES 模式下 I/Q 通道交錯采樣同一輸入信號，速率翻倍；Non-DES 模式下 I/Q 通道獨立工作，支持雙路信號并行采集。
• 解復用模式：通過 NDM 引腳選擇 1:1 非解復用（單總線輸出，速率與采樣時鐘一致）或 1:2 解復用（雙總線輸出，速率為采樣時鐘的 1/2），降低后端接收芯片的速率壓力。
• 控制模式：支持 Non-ECM（引腳控制，功能簡化）與 ECM（擴展控制模式，通過 SPI 訪問 16 個配置寄存器，功能全面），ECM 模式可配置量程、偏移、相位、同步等高級參數(shù)。

2. 關(guān)鍵功能細節(jié)

• 校準功能：上電自動校準（可通過 CalDly 引腳選擇延遲時間）與命令觸發(fā)校準，校準過程修正輸入終端電阻、時鐘電阻及內(nèi)部偏置電流，優(yōu)化線性度與動態(tài)性能；支持校準參數(shù)讀取 / 寫入，可復用歷史校準數(shù)據(jù)。
• 輸入耦合：支持 AC 耦合（V_CMO 引腳拉低）與 DC 耦合（V_CMO 引腳懸空），DC 耦合時 V_CMO 引腳輸出最優(yōu)共模電壓（1.25V 典型值），需保持輸入共模電壓在 ±150 mV 范圍內(nèi)。
• 多芯片同步：AutoSync 功能通過主芯片輸出參考時鐘，從芯片同步內(nèi)部時鐘，支持二叉樹式拓撲擴展；DCLK_RST 功能可復位數(shù)據(jù)時鐘，確保多器件輸出時序?qū)R。

五、應(yīng)用場景與設(shè)計支持

1. 典型應(yīng)用

• 高頻信號采集：軟件無線電（SDR）中的射頻信號直接采樣，雷達 / 激光雷達系統(tǒng)的回波信號高速采集，寬帶通信系統(tǒng)的信號接收與處理。
• 數(shù)據(jù)采集系統(tǒng)：高速示波器、瞬態(tài)信號記錄儀等設(shè)備的核心采集單元，適配高頻傳感器、射頻前端的信號輸出。
• 消費電子與工業(yè)控制：機頂盒的高頻信號解調(diào)，工業(yè)射頻監(jiān)測設(shè)備的信號采集，滿足高帶寬、高實時性需求。

2. 設(shè)計資源

• 電源與去耦：單 1.9V 供電，各電源引腳需配置 0.1μF 陶瓷電容 + 10μF 鉭電容去耦，電容需就近布局，減少引線電感；電源電壓差異需控制在 100mV 以內(nèi)，避免噪聲耦合。
• 時鐘設(shè)計：采樣時鐘需 AC 耦合輸入，差分幅度 0.4Vpp~2Vpp，占空比 20%~80%（內(nèi)置占空比校正）；時鐘抖動需嚴格控制，推薦使用低相位噪聲時鐘源（如 LMX2531 系列 PLL），避免影響動態(tài)性能。
• 布局要點：模擬區(qū)與數(shù)字區(qū)嚴格分離，模擬信號路徑短且遠離數(shù)字時鐘線；LVDS 輸出線阻抗匹配 100Ω，差分線對長度一致，終端電阻靠近接收端；中心接地引腳需大面積焊接至接地平面，增強散熱與抗干擾能力。
• 接口配置：SPI 配置需遵循 24 位通信協(xié)議，支持讀 / 寫寄存器；LVDS 輸出支持兩種共模電壓（0.8V/1.2V）與兩種差分幅度，可通過引腳或寄存器選擇，適配不同接收芯片。

六、可靠性與訂單信息

• 可靠性保障：ESD 防護等級 HBM ±2500V、CDM ±1000V、機器模型 ±250V；最大結(jié)溫 135°C~140°C（依型號而定），封裝功率 dissipation 最高 4.37W（ADC12D1600），需配合散熱設(shè)計保證長期穩(wěn)定工作。
• 可訂購型號：提供標準型與無鉛型（RoHS 兼容）產(chǎn)品，型號包括 ADC12D1000CIUT、ADC12D1600CIUT 等，采用 JEDEC 托盤包裝（40 片 / 盤），引腳鍍層為 SNPB 或 SNAG，滿足不同合規(guī)需求。