目前，視頻監(jiān)視行業(yè)使用模擬CCTV攝像機(jī)和接口作為監(jiān)視系統(tǒng)的基礎(chǔ)設(shè)施。這些系統(tǒng)組成不容易擴(kuò)展，視頻分辨率低，信號處理功能較弱，甚至不進(jìn)行信號處理。然而，下一代視頻監(jiān)視系統(tǒng)將逐漸采用新的數(shù)字LAN攝像機(jī)、復(fù)雜的圖像處理和IP承載視頻等技術(shù)來替代這些系統(tǒng)組成，它們不僅是簡單的監(jiān)視攝像機(jī)系統(tǒng)，同時還是視頻通信系統(tǒng)。

新的監(jiān)視系統(tǒng)基于互聯(lián)網(wǎng)協(xié)議（IP），具有更大的可伸縮性和靈活性以及計算機(jī)安全性?？梢圆捎酶鞣N編碼和解碼標(biāo)準(zhǔn)來傳送視頻流（MPEG4 CODEC是目前使用的標(biāo)準(zhǔn)）。除了CODEC功能以外，圖像預(yù)處理和后處理提高了實時圖像質(zhì)量，降低了延時。設(shè)計人員使用帶有嵌入式DSP模塊、存儲器和接口的可編程邏輯，能夠滿足新系統(tǒng)的要求。

數(shù)字視頻攝錄機(jī)體系結(jié)構(gòu)

在數(shù)字視頻攝錄機(jī)（DVR）系統(tǒng)中，多臺模擬CCTV攝像機(jī)與中央視頻交換機(jī)相連，實現(xiàn)存儲、縮放、圖像處理和顯示等功能。由于壓縮比較復(fù)雜，成本高，視頻分辨率和質(zhì)量比較低。移動探測等特殊處理功能占用了中央交換機(jī)大量的存儲資源。因此，這種體系結(jié)構(gòu)靈活性不夠，擴(kuò)展性不好，視頻監(jiān)視的質(zhì)量和監(jiān)視范圍有限。

一個典型的DVR系統(tǒng)（圖1所示）采用了內(nèi)部或者外部視頻矩陣來連接攝像機(jī)和監(jiān)視器。這類系統(tǒng)需要多路輸出和輸入復(fù)用，適合采用可編程邏輯提高系統(tǒng)的靈活性和擴(kuò)展性。

表1列出了Altera FPGA系列在DVR功能（表2）中的應(yīng)用情況。

網(wǎng)絡(luò)視頻攝錄機(jī)體系結(jié)構(gòu)

網(wǎng)絡(luò)視頻攝錄機(jī)（NVR）系統(tǒng)靈活性更大，可以同時使用傳統(tǒng)的模擬CCTV攝像機(jī)和新的數(shù)字LAN攝像機(jī)。LAN攝像機(jī)向中央文件服務(wù)器發(fā)送JPEG（低分辨率）或者M(jìn)PEG4（高分辨率）壓縮的視頻流，進(jìn)行存儲。存儲容量取決于視頻分辨率（象素）、壓縮類型、幀速率以及連續(xù)/間隔記錄等。本地視頻服務(wù)器將模擬視頻轉(zhuǎn)換為數(shù)字格式，在LAN上傳送。所有這些網(wǎng)絡(luò)視頻數(shù)據(jù)都被傳送到存儲區(qū)域網(wǎng)絡(luò)（SAN），進(jìn)行記錄。圖2是NVR設(shè)置的例子。

視頻壓縮和圖像處理

視頻數(shù)據(jù)壓縮有很多不同的標(biāo)準(zhǔn)。所采用的壓縮標(biāo)準(zhǔn)對硬件系統(tǒng)要求有影響，包括存儲器、數(shù)據(jù)速率和存儲容量等。最流行的壓縮技術(shù)包括JPEG、H.263、Motion JPEG， MPEG和Wavelet。而H.26？的壓縮效率較高，下一代監(jiān)視系統(tǒng)很可能采用這種標(biāo)準(zhǔn)。在帶寬受限的網(wǎng)絡(luò)中傳送高質(zhì)量視頻信號時，效率扮演了重要角色。例如，6？0 x 480象素30fps的彩色傳輸需要26Mbytes/s的數(shù)據(jù)速率。必須降低（壓縮）速率，使其能夠在雙絞線或者銅纜中傳輸。

有兩種類型的視頻壓縮速率：固定比特率（CBR）和可變比特率（VBR）。對于帶寬有限的實時通信信道，CBR限制了數(shù)據(jù)速率，當(dāng)圖像中出現(xiàn)高質(zhì)量的移動細(xì)節(jié)時，會降低圖像質(zhì)量，導(dǎo)致顯示圖像中出現(xiàn)圖像塊。VBR根據(jù)是否出現(xiàn)圖像移動來調(diào)整速率，這對于視頻監(jiān)視系統(tǒng)存儲非常有用。支持VBR的H.26？壓縮在安全視頻存儲方面效率最高。

此外，在壓縮方法上，其他視頻圖像處理技術(shù)提高了視頻流預(yù)處理和后處理的視頻質(zhì)量。由于分辨率的提高，以及壓縮技術(shù)的進(jìn)展，對高性能的需求在不斷增長，同時還要保持體系結(jié)構(gòu)的靈活性，方便進(jìn)行快速更新。隨著技術(shù)的成熟和產(chǎn)量的提高，降低成本將成為人們關(guān)注的焦點。圖3是使用FPGA和ASSP的典型視頻監(jiān)視系統(tǒng)設(shè)置。

系統(tǒng)體系結(jié)構(gòu)選擇包括標(biāo)準(zhǔn)單元ASIC、ASSP，以及數(shù)字信號處理（DSP）或者介質(zhì)處理器和FPGA等可編程解決方案。這些方案各具優(yōu)缺點，最終選擇取決于最終設(shè)備要求和方案的可行性?？紤]到上面介紹的發(fā)展趨勢，理想的監(jiān)視體系結(jié)構(gòu)應(yīng)具有以下特征：高性能、靈活性、易于更新、低開發(fā)成本，隨著應(yīng)用的成熟和產(chǎn)量的提高，能夠通過移植降低成本。

高性能

性能不僅體現(xiàn)在壓縮上，還體現(xiàn)在預(yù)處理和后處理功能上。事實上，在很多情況下，這些功能要比壓縮算法本身對性能的影響更大。這類功能的例子包括縮放、去隔行、濾波和色彩空間轉(zhuǎn)換等。

對于視頻監(jiān)視，對高性能的要求排除了單處理器體系結(jié)構(gòu)，因為一個器件無法滿足性能要求。目前最好的1GHz DSP無法進(jìn)行H.26？ HD解碼，而H.26？ HD編碼要比解碼復(fù)雜10倍。FPGA是唯一能夠解決這一矛盾的可編程方案。在某些情況下，最好的解決方案是結(jié)合FPGA和外部DSP處理器。

靈活性支持了產(chǎn)品方便面市，方便了產(chǎn)品更新

當(dāng)技術(shù)快速發(fā)展時，體系結(jié)構(gòu)必須足夠靈活，能夠方便的進(jìn)行更新。在這些應(yīng)用中無法使用標(biāo)準(zhǔn)單元ASIC和ASSP。ASSP一般針對大批量消費類市場，產(chǎn)品容易過時，對大部分應(yīng)用而言，選擇ASSP的風(fēng)險較大。

低開發(fā)成本

考慮到掩模、芯片、軟件、設(shè)計驗證和布板等成本，開發(fā)一個典型90nm標(biāo)準(zhǔn)單元ASIC的成本會高達(dá)3千萬美金。只有產(chǎn)量非常大的消費類市場能夠解決如此昂貴的開發(fā)成本。

低成本AUP移植途徑

隨著標(biāo)準(zhǔn)的穩(wěn)定和產(chǎn)量的提高，應(yīng)該具備低成本移植途徑。這通常意味著市場關(guān)注的ASSP或者標(biāo)準(zhǔn)單元定制ASIC器件。然而，定制芯片成本不斷攀升，只有在大批量消費類應(yīng)用中采用這些方案才具有一定的經(jīng)濟(jì)性。大部分視頻和圖像芯片公司的主要業(yè)務(wù)包括視頻攝錄機(jī)、機(jī)頂盒、數(shù)字照相機(jī)、蜂窩電話等便攜式產(chǎn)品，以及LCD TV和監(jiān)視器等。因此，如果設(shè)計的產(chǎn)品批量不大，那么最好考慮FPGA，它不像ASSP那樣只針對特定的功能，由于產(chǎn)品很有可能過時，即使當(dāng)時最好的解決方案也可能是風(fēng)險很高的選擇。

Altera視頻和圖像處理解決方案

考慮到上面闡述的問題，F(xiàn)PGA非常適合應(yīng)用于視頻和圖像處理領(lǐng)域。Altera FPGA具有以下特點，是視頻和圖像處理體系結(jié)構(gòu)最好的選擇：

高性能：HD處理可以在一片Altera FPGA中實現(xiàn)。

靈活性：Altera FPGA能夠迅速更新體系結(jié)構(gòu)，滿足不斷發(fā)展的需求，同時其可伸縮性使得FPGA能夠應(yīng)用于低成本高性能系統(tǒng)中。

低開發(fā)成本：Altera的視頻開發(fā)套件起價只有1，095美金，包括使用Altera FPGA開發(fā)視頻系統(tǒng)所需要的軟件工具。

不會過時：Altera FPGA擁有廣泛的客戶基礎(chǔ)，多年以來，他們不斷采購新產(chǎn)品。Altera還一直在發(fā)售199x［SLA1］引入的FPGA。同樣的，F(xiàn)PGA設(shè)計可以很容易的從一個工藝節(jié)點移植到新節(jié)點。

低成本結(jié)構(gòu)化ASIC移植途徑：Altera結(jié)構(gòu)化ASIC 1百萬ASIC邏輯門100ku起價為15美金。

Altera的視頻和圖像處理解決方案包括經(jīng)過優(yōu)化的DSP設(shè)計流程、Altera視頻和圖像處理套件，接口和第三方視頻壓縮IP以及視頻參考設(shè)計等。

FPGA/結(jié)構(gòu)化ASIC實現(xiàn)類似ASSP的功能

隨著解決方案的增多，Altera及其合作伙伴以FPGA或者結(jié)構(gòu)化ASIC的形式提供ASSP功能。例如ATEME的H.26？普通質(zhì)量標(biāo)準(zhǔn)清晰度編碼器產(chǎn)品。采用這一產(chǎn)品后，客戶可以象ASSP那樣使用FPGA，其優(yōu)于傳統(tǒng)ASSP之處在于FPGA方案發(fā)展迅速，沒有過時的風(fēng)險。

DSP設(shè)計流程

對于定制開發(fā)，Altera提供最佳的DSP設(shè)計流程，可以采用不同的方法進(jìn)行設(shè)計，包括VHDL/Verilog、基于模型的設(shè)計和基于C語言的設(shè)計。Altera的視頻和圖像處理套件能夠應(yīng)用于這些設(shè)計流程中。Altera和The MathWorks合作開發(fā)了全面的DSP開發(fā)流程，使設(shè)計人員能夠充分利用Altera？ FPGA的價格/性能優(yōu)勢以及Simulink、The MathWorks基于模型的設(shè)計工具等。Altera的DSP Builder是一種DSP開發(fā)工具，它結(jié)合了Simulink和Altera業(yè)界領(lǐng)先的Quartus？ II開發(fā)軟件。DSP Builder提供無縫設(shè)計流程，設(shè)計人員在MATLAB軟件中進(jìn)行算法開發(fā)，在Simulink軟件中進(jìn)行系統(tǒng)級設(shè)計，然后將設(shè)計導(dǎo)入至硬件描述語言（HDL）文件，供Quartus II軟件使用。DSP Builder工具和SOPC Builder工具緊密集成，使用戶能夠結(jié)合Simulink設(shè)計和Altera嵌入式處理器以及知識產(chǎn)權(quán)內(nèi)核來構(gòu)建系統(tǒng)。對于那些在可編程邏輯設(shè)計軟件上經(jīng)驗還不夠的設(shè)計人員而言，這種開發(fā)流程簡單易用，非常直觀。視頻和圖像處理套件

視頻和圖像處理套件含有9個功能模塊，其參數(shù)在某些情況下可以動態(tài)調(diào)整。表2總結(jié)了這些功能。

2D濾波器GUI示于下圖中，這是一個采用視頻和圖像處理套件提供的內(nèi)核來實現(xiàn)用戶配置的實例。

分辨率、采樣比特、FIR濾波器、邊沿、溢出以及累加器長度等都是2D濾波器內(nèi)核支持的靜態(tài)參數(shù)。

視頻壓縮許多第三方針對Altera FPGA和結(jié)構(gòu)化ASIC提供了視頻壓縮方案。表3列出了部分常見視頻壓縮標(biāo)準(zhǔn)和相關(guān)的第三方。

IP承載視頻

Altera為IP承載視頻提供參考設(shè)計。該設(shè)計將視頻傳送流（TS）數(shù)據(jù)通過IP網(wǎng)絡(luò)傳輸，在100Mbps或者1Gbps以太網(wǎng)上橋接多個壓縮視頻流和IP數(shù)據(jù)包。參考設(shè)計接收TS數(shù)據(jù)，對其進(jìn)行包封，在以太網(wǎng)上傳輸，也可以接收來自以太網(wǎng)的幀，生成TS數(shù)據(jù)。

以太網(wǎng)TS數(shù)據(jù)包封使用IP和用戶數(shù)據(jù)報協(xié)議（UDP）。也可以采用實時傳送協(xié)議（RTP）。專用硬件處理包封，實現(xiàn)參考設(shè)計的最大吞吐量和最小延時。能夠在以太網(wǎng)線路速率上處理、傳送和接收幀，支持千兆以太網(wǎng)鏈路900Mbps以上的集中TS帶寬。對于復(fù)用TS接口，參考設(shè)計將每個接口分別映射到專用UDP/IP插件（結(jié)合IP地址和UDP端口）。也可以采用其他的包封參數(shù)來分別配置每個TS。參考設(shè)計支持IP多播，含有一個Nios II處理器。Nios II處理器中運行的軟件對參考設(shè)計進(jìn)行設(shè)置，處理所有的以太網(wǎng)管理業(yè)務(wù)。

結(jié)論

Altera的FPGA與功能豐富的Altera視頻圖像庫、Altera IP承載視頻參考設(shè)計，以及合作伙伴的壓縮方案相結(jié)合，為視頻系統(tǒng)設(shè)計人員設(shè)計高性能、低成本系統(tǒng)提供了關(guān)鍵構(gòu)建模塊，幫助他們達(dá)到時間和市場需求。