在電子設(shè)計領(lǐng)域，模擬到數(shù)字的轉(zhuǎn)換是一個關(guān)鍵環(huán)節(jié)，對于需要高精度和高速數(shù)據(jù)采集的應(yīng)用來說，選擇合適的ADC至關(guān)重要。今天，我們就來深入探討TI公司的兩款低功耗、16位、1 - MHz的單/雙單極性輸入、帶串行接口的模擬 - 數(shù)字轉(zhuǎn)換器：ADS8329和ADS8330。

文件下載：ads8329.pdf

產(chǎn)品概述

ADS8329和ADS8330是TI公司推出的高性能ADC，適用于多種應(yīng)用場景，如通信、傳感器接口、醫(yī)療儀器、磁力計、工業(yè)過程控制、數(shù)據(jù)采集系統(tǒng)和自動測試設(shè)備等。它們具有2.7 - V至5.5 - V的模擬電源，低功耗特性顯著，在1 MHz采樣率、+VA = 3 V、+VBD = 1.8 V的條件下，功耗僅為15.5 mW。同時，它們具備出色的DC和AC性能，能夠滿足大多數(shù)應(yīng)用的需求。

關(guān)鍵特性

• 寬電壓范圍與低功耗：模擬電源范圍為2.7 - V至5.5 - V，不同電壓下有不同的采樣率。在3 V ≤ +VA ≤ 5.5 V時，采樣率可達(dá)1 MHz；在2.7 V ≤ +VA ≤ 3 V時，采樣率為900 kHz。低功耗設(shè)計使其在電池供電的設(shè)備中表現(xiàn)出色。
• 卓越的DC性能：INL（積分非線性）典型值為±1.0 LSB，最大值為±1.75 LSB；DNL（微分非線性）典型值為±0.5 LSB，最大值為±1 LSB。在3 V時，最大偏移誤差為±0.5 mV；在5 V時，最大偏移誤差為±1 mV。
• 出色的AC性能：在f? = 10 kHz時，SNR（信噪比）可達(dá)93 dB，SFDR（無雜散動態(tài)范圍）可達(dá)105 dB，THD（總諧波失真）可達(dá) - 102 dB。
• 內(nèi)置轉(zhuǎn)換時鐘：內(nèi)置轉(zhuǎn)換時鐘（CCLK），頻率范圍為21 - 24.5 MHz，也可使用外部串行時鐘SCLK作為I/O時鐘或轉(zhuǎn)換時鐘。
• 豐富的功能特性：具有全面的掉電模式，包括深度掉電、小憩掉電和自動小憩掉電；單極性輸入范圍為0 V至VREF；支持軟件復(fù)位；全局CONVST獨(dú)立于CS；可編程狀態(tài)/極性EOC/INT；提供16 - 引腳4 × 4 QFN和16 - 引腳TSSOP封裝；支持多芯片菊花鏈模式；可編程TAG位輸出；ADS8330還支持自動/手動通道選擇模式。

電氣特性分析

模擬輸入特性

模擬輸入的滿量程輸入電壓范圍為0至+VREF，絕對輸入電壓在AGND - 0.2 V至+VA + 0.2 V之間。輸入電容約為40 - 45 pF，輸入泄漏電流在無轉(zhuǎn)換且直流輸入時為 - 1至1 nA。ADS8330的輸入通道隔離度在直流時可達(dá)109 dB。

系統(tǒng)性能指標(biāo)

分辨率為16位，無失碼。INL和DNL的性能在不同型號（如ADS8329IB、ADS8330IB和ADS8329I、ADS8330I）有所差異。偏移誤差和增益誤差也有相應(yīng)的典型值和最大值，且偏移誤差漂移和增益誤差漂移在特定條件下有明確的指標(biāo)。CMRR（共模抑制比）在直流時可達(dá)70 dB，在1 MHz、Vi = 0.4 Vpp時為50 dB。噪聲為33 μV RMS，PSRR（電源抑制比）在FFFFh輸出代碼時可達(dá)78 dB。

采樣動態(tài)特性

轉(zhuǎn)換時間為18 CCLK，采集時間在手動觸發(fā)和自動觸發(fā)模式下均為3 CCLK。吞吐量率為1 MHz，孔徑延遲為5 ns，孔徑抖動為10 ps，階躍響應(yīng)和過壓恢復(fù)時間均為100 ns。

動態(tài)特性

在不同頻率和輸入電壓下，THD、SNR、SINAD（信噪失真比）和SFDR等動態(tài)指標(biāo)表現(xiàn)出色。例如，在VIN = 5 Vpp、10 kHz時，THD為 - 102 dB，SNR為93 dB。

時鐘特性

內(nèi)部轉(zhuǎn)換時鐘頻率范圍為21 - 24.5 MHz，外部串行時鐘SCLK作為I/O時鐘時最大可達(dá)50 MHz，作為I/O時鐘和轉(zhuǎn)換時鐘時最大可達(dá)42 MHz。

外部電壓參考輸入特性

輸入?yún)⒖挤秶鸀?.3 V至+VA，參考輸入電阻為40 kΩ。

數(shù)字輸入/輸出特性

邏輯家族為CMOS，高電平輸入電壓VIH為0.65 × (+VBD)至+VBD + 0.3 V，低電平輸入電壓VIL為 - 0.3 V至0.35 × (+VBD)。輸入電流在Vi = +VBD或BDGND時為 - 50至50 nA，輸入電容為5 pF。高電平輸出電壓VoH為+VBD - 0.6 V至+VBD，低電平輸出電壓VoL為0至0.4 V，輸出電容為5 pF，負(fù)載電容為30 pF。數(shù)據(jù)格式為直二進(jìn)制。

電源要求

+VBD電源電壓范圍為1.65 - 5.5 V，+VA電源電壓范圍在不同采樣率下有所不同。在1 - MHz采樣率、3 V ≤ +VA ≤ 3.6 V時，電源電流為5.1 - 6.1 mA；在900 - kHz采樣率、2.7 V ≤ +VA ≤ 3 V時，電源電流為4.84 mA。NAP/Auto - NAP模式下電源電流為0.25 - 0.4 mA，深度掉電模式下電源電流為2 - 50 nA。

引腳分配與功能

ADS8329和ADS8330的引腳分配在QFN和TSSOP封裝中有詳細(xì)定義。主要引腳包括模擬地AGND、接口地BDGND、轉(zhuǎn)換啟動CONVST、狀態(tài)輸出EOC/INT/CDI、幀同步/芯片選擇FS/CS、模擬輸入+IN和 - IN（或COM）、參考輸入REF +和REF - 、串行時鐘SCLK、串行數(shù)據(jù)輸入SDI和輸出SDO、模擬電源+VA和接口電源+VBD等。每個引腳都有其特定的功能，例如CONVST用于凍結(jié)采樣保持并啟動轉(zhuǎn)換，EOC/INT/CDI可作為狀態(tài)輸出或鏈數(shù)據(jù)輸入。

工作原理與操作模式

理論基礎(chǔ)

ADS8329/30采用逐次逼近寄存器（SAR）架構(gòu)，基于電荷再分配原理，自帶采樣/保持功能。內(nèi)部時鐘可用于控制轉(zhuǎn)換速率，也可通過編程使用外部串行時鐘SCLK作為轉(zhuǎn)換時鐘。

模擬輸入處理

當(dāng)轉(zhuǎn)換器進(jìn)入保持模式時，+IN和 - IN輸入之間的電壓差被捕獲到內(nèi)部電容陣列上。輸入電壓有一定的限制范圍，以確保轉(zhuǎn)換器的線性度。輸入電流取決于采樣率、輸入電壓和源阻抗，在采樣期間為內(nèi)部電容陣列充電，充電完成后無進(jìn)一步輸入電流。為了保證性能，需要注意輸入信號的帶寬、源輸出阻抗匹配等問題。

驅(qū)動放大器選擇

模擬輸入需要由低噪聲的運(yùn)算放大器驅(qū)動，如THS4031或OPA365。建議在輸入引腳處使用RC濾波器進(jìn)行低通濾波，推薦使用兩個20 Ω電阻和一個470 pF電容。驅(qū)動放大器的最小 - 3 dB帶寬可根據(jù)公式計算，在ADS8329/30的分辨率為16位、最小采集時間為120 ns時，最小帶寬為15.6 MHz。

雙極性到單極性驅(qū)動

在輸入為雙極性的系統(tǒng)中，可使用THS4031的反相配置，并添加DC偏置，以確保輸入在ADS8329/30的額定工作電壓范圍內(nèi)。這種配置在需要良好SNR和THD性能的信號處理應(yīng)用中推薦使用。

參考電壓

ADS8329/30可使用0.3 V至5 V的外部參考電壓，需要干凈、低噪聲且去耦良好的參考電壓?？墒褂玫驮肼晭秴⒖既鏡EF3240驅(qū)動該引腳，并在REF +和REF - 引腳之間使用22 μF陶瓷去耦電容。

轉(zhuǎn)換器操作

轉(zhuǎn)換器的內(nèi)部振蕩器作為轉(zhuǎn)換時鐘，頻率最低為21 MHz。采集時間為3 CCLK（在24.5 MHz時相當(dāng)于120 ns），轉(zhuǎn)換時間為18 CCLK（約780 ns）。也可通過編程使用外部串行時鐘SCLK作為轉(zhuǎn)換時鐘，SCLK頻率先減半后作為CCLK。

通道選擇模式

• 手動通道選擇模式：通過向命令寄存器（CMR）寫入通道號來選擇采集通道，周期最短為4個串行時鐘（SCLK）。
• 自動通道選擇模式：這是默認(rèn)模式，ADS8330的內(nèi)置2 - 1 MUX會按固定順序采集通道0和通道1的信號。

轉(zhuǎn)換啟動

轉(zhuǎn)換可通過將CONVST引腳拉低至少40 ns來啟動，之后可將其拉高。CONVST獨(dú)立于FS/CS，可用于多個轉(zhuǎn)換器的同時采樣/保持應(yīng)用。也可通過編程（CFR_D9 = 0）實(shí)現(xiàn)自動觸發(fā)轉(zhuǎn)換，下一次轉(zhuǎn)換在當(dāng)前轉(zhuǎn)換結(jié)束后3個CCLK自動啟動。

狀態(tài)輸出EOC/INT

狀態(tài)引腳可配置為EOC或INT，極性可編程。在手動觸發(fā)模式下，CONVST拉低后EOC輸出變低，轉(zhuǎn)換完成后變高；在自動觸發(fā)模式下，EOC在轉(zhuǎn)換結(jié)束后低3個CCLK。

掉電模式

• 深度掉電模式：通過配置寄存器位CFR_D2激活，除接口外所有模塊掉電，外部SCLK被阻斷到模擬模塊，內(nèi)部振蕩器關(guān)閉。電源電流在100 ns內(nèi)從7 mA降至4 nA，喚醒時間為1 μs。
• 小憩模式：關(guān)閉比較器和中間電壓緩沖器的偏置，電源電流在200 ns內(nèi)從7 mA降至約0.3 mA，喚醒時間為3 CCLK（在24.5 MHz時為120 ns）。
• 自動小憩模式：與小憩模式類似，轉(zhuǎn)換結(jié)束后自動進(jìn)入掉電狀態(tài)，CONVST可喚醒設(shè)備。

數(shù)字接口與寄存器

數(shù)字接口

串行時鐘SCLK頻率最高可達(dá)50 MHz，每個周期從FS/CS的下降沿開始。串行接口非常靈活，支持多種CPOL和CPHA組合。完整的串行I/O周期通常為16個SCLK，但根據(jù)不同的讀取模式組合，可能為4個SCLK或最多24個SCLK。

內(nèi)部寄存器

內(nèi)部寄存器由4位命令寄存器（CMR）和12位配置數(shù)據(jù)寄存器（CFR）組成。CMR定義了各種命令，如選擇模擬輸入通道、喚醒、讀取CFR、讀取數(shù)據(jù)、寫入CFR和設(shè)置默認(rèn)模式等。CFR用于配置轉(zhuǎn)換器的各種參數(shù)，如通道選擇模式、轉(zhuǎn)換時鐘源、觸發(fā)模式、引腳極性和功能等。

讀取與寫入操作

• 寫入操作：可通過向CMR寫入4位命令或向CFR寫入16位數(shù)據(jù)來配置轉(zhuǎn)換器。簡單命令只需4個SCLK，CFR寫入需要16個SCLK。
• 讀取操作：主機(jī)處理器可通過發(fā)出相應(yīng)命令讀取CFR或轉(zhuǎn)換結(jié)果。讀取CFR時，包含轉(zhuǎn)換數(shù)據(jù)的前4個MSB和有效的12位CFR內(nèi)容。轉(zhuǎn)換結(jié)果為16位直二進(jìn)制格式，輸出數(shù)據(jù)左對齊，MSB優(yōu)先。

鏈模式與復(fù)位

鏈模式

ADS8329/30可在鏈模式下工作，通過將EOC/INT引腳配置為鏈數(shù)據(jù)輸入（CDI）實(shí)現(xiàn)。在鏈模式下，需要注意處理多個CS信號，確保數(shù)據(jù)傳輸?shù)恼_性。不同的讀取模式組合所需的SCLK數(shù)量不同，同時SCLK的最大頻率可能受轉(zhuǎn)換器間的SCLK偏移和數(shù)據(jù)路徑延遲影響。

復(fù)位

轉(zhuǎn)換器有上電復(fù)位（POR）和軟件復(fù)位（使用CFR_D0）兩種機(jī)制，復(fù)位后所有寄存器數(shù)據(jù)設(shè)置為默認(rèn)值，SDO輸出在復(fù)位后的周期內(nèi)為全1。

應(yīng)用信息與典型連接

文檔中提供了典型電路配置，同時提到了器件的硅片變更信息。在實(shí)際應(yīng)用中，需要根據(jù)具體需求合理選擇器件和配置參數(shù)，確保系統(tǒng)的性能和穩(wěn)定性。

總結(jié)

ADS8329和ADS8330是兩款功能強(qiáng)大、性能卓越的16位ADC，具有低功耗、寬電壓范圍、出色的DC和AC性能以及豐富的功能特性。在通信、醫(yī)療、工業(yè)等多個領(lǐng)域都有廣泛的應(yīng)用前景。作為電子工程師，在設(shè)計相關(guān)系統(tǒng)時，應(yīng)充分了解其電氣特性、操作模式和接口要求，以實(shí)現(xiàn)最佳的設(shè)計效果。你在使用這類ADC時遇到過哪些挑戰(zhàn)呢？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)和見解。