在電子設(shè)計領(lǐng)域，高精度模擬 - 數(shù)字轉(zhuǎn)換器（ADC）一直是許多測量和控制應(yīng)用的核心組件。德州儀器（TI）的ADS1254就是這樣一款備受關(guān)注的產(chǎn)品，它以其出色的性能和豐富的特性，在多個領(lǐng)域展現(xiàn)出強大的應(yīng)用潛力。今天，我們就來深入剖析一下這款A(yù)DS1254 ADC。

文件下載：ads1254.pdf

一、ADS1254概述

ADS1254是一款具有24位分辨率的高精度、寬動態(tài)范圍的Δ - Σ型ADC。它采用了Δ - Σ架構(gòu)，確保了24位無丟失碼的性能，在高達(dá)20kHz的數(shù)據(jù)速率下，有效分辨率可達(dá)19位（均方根噪聲為1.8ppm）。該轉(zhuǎn)換器具有低噪聲（1.8ppm）、四個差分輸入通道、積分非線性（INL）最大為15ppm等特點，非常適合用于心臟診斷、智能變送器、工業(yè)過程控制、電子秤、色譜分析和便攜式儀器等高精度測量應(yīng)用。

二、關(guān)鍵特性

高精度與高分辨率

• 無丟失碼與有效分辨率：ADS1254能夠?qū)崿F(xiàn)24位無丟失碼的性能，在高達(dá)20kHz的數(shù)據(jù)速率下，有效分辨率可達(dá)19位。這意味著它可以對模擬信號進(jìn)行非常精確的數(shù)字化轉(zhuǎn)換，為后續(xù)的數(shù)據(jù)處理提供了高質(zhì)量的基礎(chǔ)。
• 低噪聲：噪聲水平僅為1.8ppm，這使得ADS1254在處理微弱信號時具有很大的優(yōu)勢，能夠減少噪聲對測量結(jié)果的影響，提高測量的準(zhǔn)確性。

多通道與靈活配置

• 四個差分輸入通道：提供了四個差分輸入通道，可同時對多個模擬信號進(jìn)行測量，適用于需要多通道測量的應(yīng)用場景，如工業(yè)過程控制中的多參數(shù)監(jiān)測。
• 靈活的通道選擇：通過CHSEL1和CHSEL0引腳可以方便地選擇模擬輸入通道，并且在通道切換后能夠快速輸出有效數(shù)據(jù)，實現(xiàn)接近4kHz的采樣率。

低功耗與多種工作模式

• 低功耗設(shè)計：在20kHz的數(shù)據(jù)速率下，功耗僅為4mW，適合用于對功耗要求較高的便攜式儀器等應(yīng)用。
• 多種工作模式：具備外部參考（0.5V - 5V）、掉電模式和同步模式等，可根據(jù)不同的應(yīng)用需求進(jìn)行靈活配置，以優(yōu)化系統(tǒng)的性能和功耗。

簡單的串行接口與隔離特性

• 兩線同步串行接口：采用靈活的兩線同步串行接口，方便與微控制器和數(shù)字信號處理器進(jìn)行連接，降低了系統(tǒng)設(shè)計的復(fù)雜度。
• 易于隔離：該接口為數(shù)據(jù)采集提供了簡單的隔離方法，僅需SCLK和DOUT/DRDY兩個信號即可實現(xiàn)隔離數(shù)據(jù)采集，提高了系統(tǒng)的抗干擾能力。

三、工作原理

模擬輸入

ADS1254采用全差分模擬輸入結(jié)構(gòu)，基于全差分開關(guān)電容架構(gòu)設(shè)計，具有102dB的共模抑制比和良好的電源抑制比，能夠有效降低系統(tǒng)噪聲。其輸入阻抗與系統(tǒng)時鐘頻率（CLK）有關(guān)，計算公式為$A_{IN} Impedance (\Omega)=(8 MHz / CLK) \cdot 125,000$。在實際應(yīng)用中，需要注意輸入阻抗對測量精度的影響，以及限制輸入電流和對輸入信號進(jìn)行帶寬限制，以防止信號失真和混疊。

輸入多路復(fù)用器

通過CHSEL1和CHSEL0引腳可以選擇不同的模擬輸入通道。在進(jìn)行通道切換時，建議在完成前一通道的轉(zhuǎn)換并讀取數(shù)據(jù)后進(jìn)行，以確保新通道的轉(zhuǎn)換數(shù)據(jù)有效。在多路復(fù)用輸入時，能夠?qū)崿F(xiàn)接近4kHz的采樣率。

Δ - Σ調(diào)制器

ADS1254的調(diào)制器頻率與系統(tǒng)時鐘頻率相關(guān)，系統(tǒng)時鐘頻率除以6得到調(diào)制器頻率。例如，當(dāng)系統(tǒng)時鐘頻率為8MHz時，調(diào)制器頻率為1.333MHz。調(diào)制器的過采樣率固定為64，數(shù)據(jù)輸出速率為20.8kHz。通過改變系統(tǒng)時鐘頻率可以調(diào)整數(shù)據(jù)輸出速率。

數(shù)字濾波器

數(shù)字濾波器采用sinc5濾波器，對Δ - Σ調(diào)制器的輸出進(jìn)行處理。其數(shù)據(jù)輸出速率與系統(tǒng)CLK頻率成正比，并且可以通過設(shè)置數(shù)據(jù)輸出速率來調(diào)整濾波器的陷波頻率，以實現(xiàn)對特定頻率信號的抑制。例如，若要抑制50Hz或60Hz的電源頻率，可以將數(shù)據(jù)輸出速率設(shè)置為相應(yīng)的頻率。此外，較低的數(shù)據(jù)輸出速率能夠提供更好的信號抑制效果。

控制邏輯

控制邏輯用于ADS1254的通信和控制，包括上電序列、DOUT/DRDY信號的處理、多轉(zhuǎn)換器同步和掉電模式等功能。上電前，所有數(shù)字和模擬輸入引腳必須為低電平；DOUT/DRDY信號用于指示數(shù)據(jù)準(zhǔn)備就緒和輸出數(shù)據(jù)；通過保持SCLK高電平可以實現(xiàn)多轉(zhuǎn)換器同步和進(jìn)入掉電模式。

串行接口

ADS1254的串行接口簡單易用，數(shù)據(jù)以24位結(jié)果的形式，采用偏移二進(jìn)制補碼格式，MSB優(yōu)先傳輸。在讀取數(shù)據(jù)時，需要在ADS1254進(jìn)入DRDY模式之前將數(shù)據(jù)時鐘輸出，以確保接收到有效數(shù)據(jù)。

四、布局與系統(tǒng)考慮

電源供應(yīng)

為了保證ADS1254的高精度性能，電源供應(yīng)應(yīng)具備良好的穩(wěn)壓和低噪聲特性。避免在器件下方鋪設(shè)數(shù)字線路，以防止噪聲耦合到芯片上，影響轉(zhuǎn)換結(jié)果。

接地設(shè)計

系統(tǒng)設(shè)計中的模擬和數(shù)字部分應(yīng)進(jìn)行清晰的分區(qū)，分別設(shè)置獨立的接地平面，并通過適當(dāng)?shù)男盘栕呔€連接。對于多個轉(zhuǎn)換器，應(yīng)在盡可能靠近所有轉(zhuǎn)換器的位置連接兩個接地平面。

去耦處理

在設(shè)計中應(yīng)采用良好的去耦措施，將去耦電容（特別是0.1μF陶瓷電容）盡可能靠近需要去耦的引腳放置。同時，使用1μF - 10μF電容與0.1μF陶瓷電容并聯(lián)，將電源與地進(jìn)行去耦。

系統(tǒng)整體考慮

系統(tǒng)的電源和接地設(shè)計應(yīng)根據(jù)具體需求和設(shè)計進(jìn)行調(diào)整。對于要求24位噪聲性能的系統(tǒng)，設(shè)計難度較大，需要對系統(tǒng)進(jìn)行細(xì)致的劃分和優(yōu)化。在簡單系統(tǒng)中，可以采用共用電源和接地平面的方式；而在復(fù)雜系統(tǒng)中，應(yīng)將系統(tǒng)劃分為多個部分，以提高系統(tǒng)的分辨率和抗干擾能力。

五、術(shù)語定義與性能提升

文檔中對一些關(guān)鍵術(shù)語進(jìn)行了定義，如模擬輸入差分電壓、實際模擬輸入電壓、滿量程范圍、最低有效位權(quán)重、轉(zhuǎn)換周期、有效分辨率、調(diào)制器頻率、數(shù)據(jù)輸出速率和噪聲降低等。通過對這些術(shù)語的理解，可以更好地評估和優(yōu)化ADS1254的性能。對于隨機(jī)噪聲，可以通過平均的方法提高有效分辨率，減少噪聲影響。例如，使用36位累加器進(jìn)行平均計算，可以在較低的數(shù)據(jù)速率下實現(xiàn)24位的分辨率。

六、總結(jié)

ADS1254作為一款高精度、低功耗的24位ADC，具有出色的性能和豐富的特性，適用于多種高精度測量應(yīng)用。在實際設(shè)計中，需要充分考慮其工作原理、布局要求和系統(tǒng)特性，以確保系統(tǒng)能夠發(fā)揮出最佳性能。同時，通過合理運用術(shù)語定義和性能提升方法，可以進(jìn)一步優(yōu)化系統(tǒng)的性能，滿足不同應(yīng)用的需求。各位工程師在使用ADS1254時，不妨結(jié)合實際情況，深入挖掘其潛力，打造出更加優(yōu)秀的電子系統(tǒng)。大家在使用過程中遇到過哪些問題呢？歡迎在評論區(qū)交流分享。