近日，英偉達宣布入股新思科技，并開啟多年深度合作，引發(fā)行業(yè)廣泛關(guān)注。作為一家以算力和應用見長的芯片公司，為什么要親自“下場”綁定一家 EDA 工具商？與之相呼應的是，臺積電早已與楷登電子在先進制程與 3D 封裝上形成緊密合作，把工藝規(guī)則直接嵌入設(shè)計工具之中。

這一系列動作清晰地揭示了一個深層趨勢：在摩爾定律逼近極限、先進封裝成為算力增長核心引擎的今天，半導體產(chǎn)業(yè)的競爭范式正從單一的制程競賽，轉(zhuǎn)向系統(tǒng)級的協(xié)同優(yōu)化。想要繼續(xù)提升性能、控制成本，就必須實現(xiàn)“工藝 + EDA + 設(shè)計”的深度協(xié)同，而 EDA 正是其中最關(guān)鍵的橋梁。國際巨頭已率先落子，構(gòu)建護城河；那么，本土半導體產(chǎn)業(yè)應如何抓住這波范式轉(zhuǎn)換的機遇，實現(xiàn)突圍？

在這一問題上，硅芯科技給出了一個頗具代表性的樣本。

發(fā)布2.5D/3DEDA?新設(shè)計范式，重構(gòu)先進封裝設(shè)計協(xié)同體系

ICCAD現(xiàn)場

在今年ICCAD 高峰論壇上，硅芯科技創(chuàng)始人趙毅博士系統(tǒng)性提出“2.5D/3D EDA? 新設(shè)計范式，重構(gòu)先進封裝全流程設(shè)計、仿真與驗證的協(xié)同創(chuàng)新”（以下簡稱 “EDA? ”）。這不是對傳統(tǒng) EDA 工具列表的簡單加減，而是圍繞先進封裝場景，對設(shè)計方法、數(shù)據(jù)底座與協(xié)同模式的一次整體重構(gòu)。

從硅芯科技在會上披露的思路來看，EDA? 可以概括為一條完整鏈路：以“2.5D/3D 全流程先進封裝 EDA 工具鏈”為橋梁，一端深度對接工藝協(xié)同，另一端面向多 Chiplet 集成驗證的應用場景，實現(xiàn)從系統(tǒng)架構(gòu)規(guī)劃、物理實現(xiàn)、多物理場仿真到制造驗證的工程閉環(huán)。EDA?不是一套“軟件產(chǎn)品組合”，而是一種面向 Chiplet 與 3DIC 的新設(shè)計范式。

2.5D/3D EDA? 新設(shè)計范式

3Sheng Integration Platform

這一范式的底層基石，正是硅芯科技自研的2.5D/3D 全流程先進封裝 EDA 平臺——3Sheng Integration Platform。該平臺涵蓋系統(tǒng)架構(gòu)設(shè)計、物理實現(xiàn)、Multi-die測試容錯、分析仿真與多Chiplet驗證五大中心，貫通從設(shè)計到制造的完整鏈條，將上述“EDA? ”理念轉(zhuǎn)化為可落地、全協(xié)同的工程實踐，真正支撐起 Chiplet 與 3DIC 時代的集成創(chuàng)新。

從“芯片之母”到“協(xié)同樞紐”： 為何需要EDA? ？

EDA?的提出，源于當前半導體產(chǎn)業(yè)算力需求爆發(fā)與摩爾定律放緩，使得通過Chiplet和2.5D/3D集成來提升系統(tǒng)性能的先進封裝，成為不可逆轉(zhuǎn)的技術(shù)主流。在這一趨勢下，芯片設(shè)計的重心從單一的晶體管優(yōu)化，下沉至包含多顆異質(zhì)芯粒的系統(tǒng)級封裝協(xié)同。此時，封裝不再是設(shè)計完成后的“后端處理”，而是需要在架構(gòu)階段就通盤考慮的核心要素。

這使得EDA的角色發(fā)生了根本性轉(zhuǎn)變：它不僅是設(shè)計工具，也不僅是封裝工具，而是鏈接工藝與設(shè)計的必經(jīng)橋梁與協(xié)同平臺。設(shè)計者必須能夠在一個統(tǒng)一的環(huán)境中，同時考量不同工藝節(jié)點芯粒的劃分、互連拓撲、熱應力分布與制造可行性。國際巨頭的緊密捆綁——臺積電與Cadence、英偉達與Synopsys，已經(jīng)布局并企圖率先打通這條“工藝-EDA-設(shè)計”的協(xié)同鏈路，以鞏固其系統(tǒng)級競爭優(yōu)勢。而硅芯科技提出的EDA? ，正是基于對這產(chǎn)業(yè)深層需求的洞察，旨在為面臨同樣挑戰(zhàn)的國內(nèi)半導體行業(yè)，提供一套重構(gòu)的設(shè)計方法學與對應的全流程工具鏈支持。

生態(tài)閉環(huán)

不止是概念，EDA? 已實現(xiàn)2.5D/3D項目落地

與許多仍停留在概念層面的“新范式”不同，EDA? 在提出的同時，已經(jīng)在一批2.5D/3D 協(xié)同驗證項目中走向工程化落地。

據(jù)公司對外披露的典型案例顯示，在某個約3 萬網(wǎng)絡互連的 2.5D 設(shè)計中，采用傳統(tǒng)分段式流程往往需要近三個月才能實現(xiàn)設(shè)計收斂，而在使用自研的 3Sheng 平臺后，一次完整的端到端迭代被壓縮到十天左右。

更重要的是，在與先進封裝企業(yè)的聯(lián)合項目中，平臺開始承載“芯粒模型 + 接口標準”的探索工作——將不同廠商、不同工藝節(jié)點的芯粒抽象為可調(diào)用、可驗證的模型單元，為后續(xù)構(gòu)建可復用的芯粒庫奠定結(jié)構(gòu)基礎(chǔ)。

對行業(yè)而言，EDA? 的價值在于其提供了 “串聯(lián)”與“沉淀”的框架。它不僅是工具，更是串聯(lián)工藝制造與設(shè)計應用的產(chǎn)業(yè)深度協(xié)同機制。使工藝知識得以向前端傳遞，設(shè)計思路能向制造端準確貫徹。同時，它也在幫助產(chǎn)業(yè)沉淀在不同應用場景下經(jīng)過驗證的設(shè)計經(jīng)驗、規(guī)則與模板，降低先進封裝的設(shè)計門檻與重復開發(fā)成本，加速創(chuàng)新迭代。這為推動國產(chǎn)半導體先進封裝生態(tài)協(xié)同快速發(fā)展提供了基礎(chǔ)。

本土半導體產(chǎn)業(yè)如何抓住機遇，實現(xiàn)突圍？

回到國際巨頭的布局：一端是英偉達與新思強化“算力 + EDA”的捆綁，另一端是臺積電與楷登通過工藝認證和聯(lián)合流程，深度綁定“工藝 + EDA”。本質(zhì)上，都是在搶占“協(xié)同制高點”。

面對國際巨頭通過深度捆綁來構(gòu)建體系優(yōu)勢，本土半導體產(chǎn)業(yè)或許可通過“合縱連橫”實現(xiàn)突圍。

“合縱”，強化產(chǎn)業(yè)鏈上下游的縱向協(xié)同，以 EDA? 這類平臺為技術(shù)支點，把本土工藝、先進封裝能力和設(shè)計需求串成一條真正打通的鏈路，讓工藝約束在設(shè)計早期就能被看到，讓設(shè)計需求在工藝側(cè)可以被驗證。

而“連橫”，則是一個相對新穎的方式，指的是本土EDA產(chǎn)業(yè)內(nèi)部能否橫向協(xié)作，畢竟在龐大而復雜的先進封裝設(shè)計流程中，任何一家企業(yè)都難以覆蓋所有環(huán)節(jié)。國內(nèi)在單芯片EDA各細分領(lǐng)域已涌現(xiàn)出眾多優(yōu)勢點工具廠商，在Chiplet與3DIC的新賽道上，能否通過統(tǒng)一的接口框架進行能力互補與協(xié)同，形成合力，從而共同承接產(chǎn)業(yè)升級帶來的巨大市場空間？

2025 RISC-V產(chǎn)業(yè)發(fā)展大會上，

IP-EDA-設(shè)計-制造-測試 全鏈條企業(yè)代表圓桌探討

國際巨頭加速布局，未來比拼的不再只是制程和芯片規(guī)模，而是誰能夠在系統(tǒng)層面實現(xiàn)工藝、EDA 與應用的深度協(xié)同，這一點將成為新的突破口。

這場圍繞先進封裝的產(chǎn)業(yè)變革，序幕剛剛拉開，真正的角逐，在于生態(tài)的廣度與協(xié)同的深度。本土企業(yè)能否借此機遇實現(xiàn)躍升，我們拭目以待。