SN65LVDxx高速差分線路驅(qū)動(dòng)器和接收器：特性、應(yīng)用與設(shè)計(jì)要點(diǎn)

在電子設(shè)計(jì)領(lǐng)域，高速差分線路驅(qū)動(dòng)器和接收器是實(shí)現(xiàn)高效數(shù)據(jù)傳輸?shù)年P(guān)鍵組件。今天，我們就來深入探討德州儀器（TI）的SN65LVDxx系列產(chǎn)品，包括SN65LVDS1、SN65LVDS2和SN65LVDT2，了解它們的特性、應(yīng)用場景以及設(shè)計(jì)過程中的注意事項(xiàng)。

文件下載：SN65LVDS1DBVT.pdf

產(chǎn)品概述

SN65LVDxx系列是單通道、低壓差分信號(hào)（LVDS）線路驅(qū)動(dòng)器和接收器，采用小外形晶體管封裝。這些器件滿足或超越ANSI TIA/EIA - 644標(biāo)準(zhǔn)，適用于高速數(shù)據(jù)傳輸，具有低功耗、低電磁輻射和高靜電放電（ESD）耐受性等優(yōu)點(diǎn)，非常適合電池供電的應(yīng)用。

特性亮點(diǎn)

高速信號(hào)傳輸

• 驅(qū)動(dòng)能力：驅(qū)動(dòng)器的信號(hào)速率最高可達(dá)630 Mbps，能夠滿足大多數(shù)高速數(shù)據(jù)傳輸?shù)男枨蟆?/li>
• 接收能力：接收器的信號(hào)速率最高可達(dá)400 Mbps，確保數(shù)據(jù)的準(zhǔn)確接收。

寬電源電壓范圍

器件可在2.4 V至3.6 V的電源電壓下工作，為設(shè)計(jì)提供了更大的靈活性。

低功耗與低電磁輻射

• 低功耗：驅(qū)動(dòng)器在200 MHz時(shí)的典型功耗為25 mW，接收器為60 mW，有效降低了系統(tǒng)的能耗。
• 低電磁輻射：低差分輸出電壓和差分信號(hào)特性，使得器件的電磁輻射較低，減少了對(duì)周圍環(huán)境的干擾。

高ESD耐受性

總線終端的ESD超過9 kV，增強(qiáng)了器件在復(fù)雜電磁環(huán)境下的可靠性。

快速傳播延遲

• 驅(qū)動(dòng)器：典型傳播延遲時(shí)間為1.7 ns，確保信號(hào)的快速傳輸。
• 接收器：典型傳播延遲時(shí)間為2.5 ns，保證數(shù)據(jù)的及時(shí)處理。

應(yīng)用場景

點(diǎn)對(duì)點(diǎn)通信

這是LVDS緩沖器最基本的應(yīng)用場景，適用于芯片到芯片、板到板或機(jī)架到附近機(jī)架之間的數(shù)字?jǐn)?shù)據(jù)傳輸。在這種應(yīng)用中，驅(qū)動(dòng)器將單端輸入信號(hào)轉(zhuǎn)換為差分信號(hào)，通過100 - Ω的平衡互連介質(zhì)進(jìn)行傳輸，接收器再將差分信號(hào)轉(zhuǎn)換為單端信號(hào)。設(shè)計(jì)時(shí)需要注意以下要點(diǎn)：

• 電源電壓：驅(qū)動(dòng)器和接收器的電源電壓范圍為2.4 V至3.6 V，不同的電源電壓會(huì)影響驅(qū)動(dòng)器的輸出電壓和噪聲裕量。
• 旁路電容：為了減少電源噪聲，需要在驅(qū)動(dòng)器和接收器的電源引腳附近使用旁路電容。建議使用多層陶瓷芯片或表面貼裝電容，以降低電感值。
• 互連介質(zhì)：可以使用雙絞線、雙軸線、扁平帶狀電纜或PCB走線等平衡配對(duì)金屬導(dǎo)體作為互連介質(zhì)，其特性阻抗應(yīng)在100 Ω至120 Ω之間，變化不超過10%。
• 終端電阻：終端電阻應(yīng)與傳輸線的特性阻抗匹配，通常為100 Ω，并且應(yīng)盡可能靠近接收器放置，以減少反射。

多點(diǎn)通信

在多點(diǎn)拓?fù)浣Y(jié)構(gòu)中，一個(gè)驅(qū)動(dòng)器和一個(gè)共享總線連接多個(gè)接收器（最多32個(gè)）。這種應(yīng)用場景需要特別注意互連介質(zhì)的設(shè)計(jì)：

• 總線布局：驅(qū)動(dòng)器應(yīng)位于總線的一端，以簡化設(shè)計(jì)，但會(huì)犧牲一定的靈活性。如果需要將驅(qū)動(dòng)器重新定位在總線的其他位置，可能會(huì)導(dǎo)致信號(hào)反射問題。
• 分支短截線：每個(gè)分支節(jié)點(diǎn)都會(huì)產(chǎn)生短截線，應(yīng)盡量減小短截線的長度，以避免局部改變總線的負(fù)載阻抗。
• 終端電阻：總線的遠(yuǎn)端需要使用終端電阻來吸收入射波，確保信號(hào)的正常傳輸。

設(shè)計(jì)要點(diǎn)

電源供應(yīng)

驅(qū)動(dòng)器和接收器都可以使用2.4 V至3.6 V的單電源供電。在實(shí)際應(yīng)用中，驅(qū)動(dòng)器和接收器可能位于不同的電路板或設(shè)備上，因此需要使用獨(dú)立的電源。同時(shí)，要注意電源之間的接地電位差應(yīng)小于±1 V，并使用板級(jí)和局部設(shè)備級(jí)的旁路電容來減少電源噪聲。

PCB布局

• 傳輸線拓?fù)?/strong>：建議優(yōu)先使用微帶線傳輸LVDS信號(hào)，因?yàn)樗诟咚賯鬏敃r(shí)具有較好的性能。如果需要使用帶狀線，應(yīng)注意其額外的電容效應(yīng)。
• 介質(zhì)選擇：對(duì)于大多數(shù)LVDS信號(hào)，F(xiàn)R - 4或等效的介質(zhì)通?？梢蕴峁┳銐虻男阅堋Ｈ绻盘?hào)的上升或下降時(shí)間小于500 ps，則建議使用介電常數(shù)接近3.4的材料，如Rogers?4350或Nelco N4000 - 13。
• 堆疊布局：為了減少TTL/CMOS信號(hào)與LVDS信號(hào)之間的串?dāng)_，建議使用至少兩層獨(dú)立的信號(hào)層。常見的堆疊配置包括四層板和六層板，六層板可以提供更好的信號(hào)完整性，但制造成本較高。
• 走線間距：LVDS差分對(duì)的走線應(yīng)緊密耦合，以實(shí)現(xiàn)電磁場的抵消，降低噪聲耦合。同時(shí)，要注意避免相鄰走線之間的串?dāng)_，可以使用3 - W規(guī)則來確定走線間距。
• 串?dāng)_和接地反彈：為了減少串?dāng)_，應(yīng)提供盡可能靠近信號(hào)源的高頻電流返回路徑，通常使用接地平面來實(shí)現(xiàn)。同時(shí)，要避免接地平面的不連續(xù)性，以降低接地反彈的影響。
• 去耦：每個(gè)高速設(shè)備的電源或接地引腳應(yīng)通過低電感路徑連接到PCB，建議使用過孔將引腳直接連接到附近的平面。旁路電容應(yīng)靠近VDD引腳放置，以減少環(huán)路面積。