Z80230/Z85230/L增強(qiáng)型串行通信控制器深度解析

在電子工程領(lǐng)域，串行通信控制器的性能和功能對系統(tǒng)的通信能力起著關(guān)鍵作用。Zilog公司的Z80230/Z85230/L增強(qiáng)型串行通信控制器（ESCC）就是一款具有卓越性能和豐富功能的產(chǎn)品。本文將對該控制器進(jìn)行詳細(xì)解析，涵蓋其功能描述、輸入輸出能力、編程方法、接口時序、電氣特性以及已知問題和解決方案等方面。

文件下載：Z8523008VEG.pdf

1. 引腳描述

1.1 引腳分組

ESCC的引腳分為七個功能組，包括地址/數(shù)據(jù)、總線時序和復(fù)位、設(shè)備控制、中斷、串行數(shù)據(jù)（雙信道）、外設(shè)控制（雙信道）和時鐘（雙信道）。不同的總線接口版本在地址/數(shù)據(jù)組、總線時序和復(fù)位組以及設(shè)備控制組的引腳功能有所不同。

1.2 通用引腳

CTSA、CTSB、DCDA、DCDB等引腳在特定編程模式下可作為收發(fā)器使能，也可作為通用輸入。RTSA、RTSB引腳可作為通用輸出或與自動使能功能配合使用。SYNCA、SYNCB引腳可作為輸入、輸出或晶體振蕩器電路的一部分。

1.3 專屬引腳

Z85230/L有D7 - D0、$overline{CE}$、$overline{RD}$、$overline{WR}$、$A/B$、$D/C$等專屬引腳，用于數(shù)據(jù)傳輸、芯片選擇、讀寫操作和通道選擇等。Z80230則有AD7 - AD0、$R/W$、$overline{CS0}$、CS1、$overline{DS}$、$overline{AS}$等專屬引腳，用于地址和數(shù)據(jù)傳輸以及讀寫操作的控制。

2. 功能描述

2.1 數(shù)據(jù)通信設(shè)備

ESCC可作為數(shù)據(jù)通信設(shè)備，支持多種協(xié)議的數(shù)據(jù)收發(fā)。它具有兩個獨(dú)立的全雙工可編程通道，可在異步和同步數(shù)據(jù)通信協(xié)議中使用。

2.2 微處理器外設(shè)

作為微處理器外設(shè)，ESCC提供了向量中斷和DMA支持等有價值的特性。其內(nèi)部的寄存器設(shè)置可用于配置通道功能，實(shí)現(xiàn)數(shù)據(jù)的高效傳輸。

3. 輸入/輸出能力

3.1 寄存器設(shè)置

ESCC包含17個寫寄存器和16個讀寄存器。許多功能通過新的寫寄存器7 Prime（WR7’）來啟用，該寄存器可在WR15的第0位設(shè)置為1時訪問。

3.2 數(shù)據(jù)傳輸模式

有三種數(shù)據(jù)傳輸模式：輪詢、中斷（向量和非向量）和塊傳輸。輪詢模式下，數(shù)據(jù)中斷被禁用，CPU通過定期讀取狀態(tài)寄存器來確定是否需要傳輸數(shù)據(jù)。中斷模式支持向量和嵌套中斷，可根據(jù)不同的中斷源進(jìn)行優(yōu)先級管理。塊傳輸模式可在CPU或DMA控制下實(shí)現(xiàn)，通過WAIT/REQUEST輸出與寄存器中的相關(guān)位配合使用。

4. 增強(qiáng)特性

4.1 FIFO緩沖區(qū)

ESCC具有4字節(jié)的發(fā)送FIFO緩沖區(qū)和8字節(jié)的接收FIFO緩沖區(qū)，可提高數(shù)據(jù)傳輸?shù)男?。發(fā)送FIFO緩沖區(qū)的中斷和DMA請求級別可編程，接收FIFO緩沖區(qū)的中斷級別也可根據(jù)需要進(jìn)行設(shè)置。

4.2 其他增強(qiáng)特性

包括SDLC模式下的CRC接收、TxD強(qiáng)制高電平、改進(jìn)的發(fā)送中斷處理、DPLL計數(shù)器作為發(fā)送時鐘源、讀寄存器0狀態(tài)鎖存、軟件中斷響應(yīng)、快速SDLC發(fā)送數(shù)據(jù)中斷響應(yīng)、SDLC FIFO幀狀態(tài)增強(qiáng)等。

5. 編程方法

5.1 寄存器編程

ESCC的每個通道都有寫寄存器，可由系統(tǒng)分別編程以配置通道功能。Z85230/L的數(shù)據(jù)FIFOs可通過設(shè)置D/C引腳為高電平直接訪問，編程寫寄存器需要兩次寫操作，讀取讀寄存器需要一次寫操作和一次讀操作。Z80230的寄存器可直接尋址，通過WR0B命令確定地址解碼方式。

5.2 初始化

軟件首先發(fā)出一系列命令來初始化基本操作模式，然后根據(jù)所選模式設(shè)置具體條件。例如，在異步模式下，先設(shè)置字符長度、時鐘速率、停止位和奇偶校驗(yàn)，再設(shè)置中斷模式，最后啟用接收器和發(fā)送器。

6. 接口時序

6.1 Z80230接口時序

Z80230的寫周期、讀周期和中斷響應(yīng)周期都有特定的時序要求，通過$overline{AS}$、$overline{DS}$等控制信號來實(shí)現(xiàn)總線事務(wù)的控制。

6.2 Z85230/L接口時序

Z85230/L的讀寫周期和中斷響應(yīng)周期也有相應(yīng)的時序要求，$overline{WR}$、$overline{RD}$等信號用于控制數(shù)據(jù)傳輸和中斷處理。

7. 電氣特性

7.1 絕對最大額定值

包括電源電壓范圍、引腳電壓范圍、工作環(huán)境溫度和存儲溫度等，超過這些額定值可能會導(dǎo)致設(shè)備永久性損壞。

7.2 標(biāo)準(zhǔn)測試條件

在特定的電源電壓和溫度條件下進(jìn)行測試，以確保設(shè)備的性能符合要求。

7.3 電容和雜項(xiàng)特性

給出了輸入電容、輸出電容和雙向電容等參數(shù)，以及門計數(shù)等雜項(xiàng)信息。

7.4 DC和AC特性

詳細(xì)列出了Z80230和Z85230/L的直流和交流特性參數(shù)，包括輸入輸出電壓、電流、時序要求等。

8. 已知問題和解決方案

8.1 IUS問題

在特定條件下，EOF中斷可能會被誤清除。解決方案包括采用替代操作模式、利用菊花鏈和檢查RR7寄存器等。

8.2 RTS問題

自動RTS去激活功能在多幀連續(xù)傳輸時可能出現(xiàn)問題，可通過在幀間插入空閑時間來解決。

8.3 自動TxD強(qiáng)制高電平問題

在特定條件下，連續(xù)幀傳輸可能會導(dǎo)致數(shù)據(jù)損壞，可通過設(shè)置為FLAG IDLE模式來避免。

8.4 SDLC FIFO溢出問題

在SDLC模式下，F(xiàn)IFO溢出時可能會導(dǎo)致數(shù)據(jù)丟失，應(yīng)避免在可能出現(xiàn)溢出的情況下使用特定模式。

8.5 默認(rèn)RR0和RR10值問題

復(fù)位后RR0和RR10的某些位可能不會清除，可忽略復(fù)位后首次讀取的值。

8.6 CRC問題

在發(fā)送1或2個殘差位時，CRC值可能無法正確加載到接收FIFO中，可忽略此時從接收FIFO讀取的CRC值。

總結(jié)

Z80230/Z85230/L ESCC是一款功能強(qiáng)大的串行通信控制器，具有豐富的特性和靈活的編程方式。然而，在使用過程中需要注意一些已知問題，并采取相應(yīng)的解決方案。電子工程師在設(shè)計時應(yīng)根據(jù)具體需求合理配置寄存器和時序，以充分發(fā)揮該控制器的性能。同時，對于遇到的問題，可參考本文提供的解決方案進(jìn)行處理。大家在實(shí)際應(yīng)用中是否也遇到過類似的問題呢？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)和見解。