SNx5LVDx3xx高速差分線路接收器：性能、應(yīng)用與設(shè)計要點(diǎn)

在高速數(shù)據(jù)傳輸?shù)念I(lǐng)域中，低電壓差分信號（LVDS）技術(shù)憑借其低功耗、高速度和抗干擾能力強(qiáng)等優(yōu)勢，得到了廣泛的應(yīng)用。德州儀器（TI）的SNx5LVDx3xx系列高速差分線路接收器，就是LVDS技術(shù)應(yīng)用的典型代表。今天，我們就來詳細(xì)探討一下這款接收器的特點(diǎn)、應(yīng)用場景以及設(shè)計過程中的關(guān)鍵要點(diǎn)。

文件下載：sn75lvds388a.pdf

一、產(chǎn)品概述

SNx5LVDx3xx系列包括SN65LVDS386、SN65LVDS388A、SN65LVDS390等多個型號，分別提供4通道（'390）、8通道（'388A）或16通道（'386）的線路接收功能，能夠滿足不同應(yīng)用場景下對通道數(shù)量的需求。這些接收器符合ANSI TIA/EIA - 644標(biāo)準(zhǔn)，支持高達(dá)250 Mbps的信號傳輸速率，為高速數(shù)據(jù)傳輸提供了可靠的保障。

1.1 產(chǎn)品特性

• 集成終端電阻：LVDT系列產(chǎn)品集成了110 - Ω的線路終端電阻，減少了外部元件的使用，簡化了設(shè)計，同時提高了信號的完整性。
• 高ESD保護(hù)：SN65版本的總線終端ESD超過15 kV，能夠有效抵御靜電放電的影響，增強(qiáng)了產(chǎn)品的可靠性。
• 低功耗：采用單3.3 - V電源供電，降低了功耗，適合在對功耗有嚴(yán)格要求的應(yīng)用中使用。
• 低傳播延遲和輸出偏斜：典型傳播延遲時間為2.6 ns，輸出偏斜僅100 ps（典型值），通道間偏斜小于1 ns，確保了信號的準(zhǔn)確傳輸和同步。
• 寬輸入共模范圍：接收器在較寬的輸入共模電壓范圍內(nèi)都能正常工作，允許驅(qū)動器和接收器之間存在1 V的接地電位差，提高了系統(tǒng)的靈活性。
• LVTTL電平5 - V容限：輸出為LVTTL電平，并且具有5 - V容限，方便與其他設(shè)備進(jìn)行接口。
• 開路故障安全功能：當(dāng)輸入開路時，接收器能夠自動將輸出置為高電平，避免了信號異常導(dǎo)致的系統(tǒng)故障。

1.2 應(yīng)用場景

該系列接收器廣泛應(yīng)用于無線基礎(chǔ)設(shè)施、電信基礎(chǔ)設(shè)施、打印機(jī)等領(lǐng)域，為這些高速數(shù)據(jù)傳輸?shù)膽?yīng)用提供了穩(wěn)定可靠的信號接收解決方案。

二、產(chǎn)品詳細(xì)分析

2.1 功能框圖與工作原理

SNx5LVDx3xx接收器的輸入為差分LVDS信號，輸出為LVTTL數(shù)字信號。其內(nèi)部結(jié)構(gòu)包括多個差分輸入對和相應(yīng)的比較器，通過比較輸入信號的差值來確定輸出信號的狀態(tài)。以'LVDx388A為例，部分功能框圖展示了其輸入輸出的連接方式和使能控制邏輯。

2.2 特性詳細(xì)解析

2.2.1 開路故障安全功能

當(dāng)接收器的輸入開路時，可能是由于驅(qū)動器處于高阻態(tài)或電纜斷開等原因，LVDS接收器會通過300 - kΩ的電阻將信號對的每條線路拉至接近(V_{CC})的電平。同時，使用一個輸入電壓閾值約為2.3 V的與門來檢測這種情況，并強(qiáng)制輸出為高電平，確保了在異常情況下輸出信號的有效性。

2.2.2 共模范圍

接收器的輸入共模范圍為(1/2 ×V{ID} V)到(2.4 - 1/2 ×V{ID} V)。只要輸入信號在這個范圍內(nèi)，并且差分幅度大于或等于100 mV，接收器就能正確輸出LVDS總線狀態(tài)。這一特性使得接收器能夠適應(yīng)不同的信號環(huán)境，提高了系統(tǒng)的穩(wěn)定性。

2.2.3 通用比較器功能

雖然SNx5LVDx3xx接收器是符合LVDS標(biāo)準(zhǔn)的接收器，但它的應(yīng)用并不局限于LVDS信號。只要輸入信號滿足所需的差分和共模電壓范圍，接收器的輸出就能準(zhǔn)確反映輸入信號的狀態(tài)，具有更廣泛的適用性。

2.2.4 接收器等效原理圖

SNx5LVDS3xx接收器的輸入是高阻抗差分對，而SNx5LVDT3xx接收器在輸入端口跨接了110 - Ω的內(nèi)部終端電阻。同時，每個輸入都包含7 - V的齊納二極管，用于提供ESD保護(hù)。輸出結(jié)構(gòu)為CMOS反相器，并額外添加了齊納二極管進(jìn)行ESD保護(hù)，增強(qiáng)了產(chǎn)品的可靠性。

2.3 器件功能模式

根據(jù)差分輸入和使能信號的不同組合，接收器有不同的輸出狀態(tài)。當(dāng)差分輸入電壓(V{ID} ≥ 100 mV)且使能信號為高電平時，輸出為高電平；當(dāng)(- 100 mV < V{ID} ≤ 100 mV)且使能信號為高電平時，輸出狀態(tài)不確定；當(dāng)(V_{ID} ≤ - 100 mV)且使能信號為高電平時，輸出為低電平；當(dāng)使能信號為低電平時，輸出為高阻態(tài)；當(dāng)輸入開路且使能信號為高電平時，輸出為高電平。

三、應(yīng)用與設(shè)計要點(diǎn)

3.1 應(yīng)用信息

SNx5LVDx3xx接收器通常作為高速、點(diǎn)對點(diǎn)數(shù)據(jù)傳輸?shù)臉?gòu)建模塊，適用于接地差異小于1 V的應(yīng)用場景。與傳統(tǒng)的ECL類設(shè)備相比，LVDS驅(qū)動器和接收器在提供高速信號傳輸速率的同時，無需ECL的高功耗和雙電源要求，具有明顯的優(yōu)勢。

3.1.1 模擬和數(shù)字接地與電源

雖然SN65LVDS/T388A和SN75LVDS/T388A設(shè)備不強(qiáng)制要求分離模擬和數(shù)字電源與接地，但引腳布局為用戶提供了這種選擇。通過分別布局電源和接地平面，可以減少兩個電源之間的開關(guān)噪聲耦合，提高系統(tǒng)的穩(wěn)定性。

3.2 典型應(yīng)用

3.2.1 點(diǎn)對點(diǎn)通信

點(diǎn)對點(diǎn)通信是LVDS緩沖器最基本的應(yīng)用場景，由一個發(fā)送器（驅(qū)動器）和一個接收器組成，通常被稱為單工通信。驅(qū)動器將單端輸入信號轉(zhuǎn)換為差分信號，通過100 - Ω特性阻抗的平衡互連介質(zhì)進(jìn)行傳輸，接收器再將差分信號轉(zhuǎn)換為單端恢復(fù)信號。在設(shè)計點(diǎn)對點(diǎn)通信系統(tǒng)時，需要注意以下要點(diǎn)：

• 驅(qū)動器電源電壓：LVDS驅(qū)動器如SN65LVDS387可在3 V到3.6 V的單電源下工作，差分輸出電壓在整個輸出范圍內(nèi)標(biāo)稱值為340 mV，在3.3 - V電源下，最小輸出電壓能滿足LVDS規(guī)定的范圍（247 mV到454 mV）。
• 驅(qū)動器旁路電容：旁路電容在電源分配電路中起著關(guān)鍵作用，它能在高頻時提供低阻抗路徑，減少電源噪聲。對于LVDS芯片，應(yīng)根據(jù)公式(C{chip }=left(frac{Delta I{Maximum Step Change Supply Current }}{Delta V{Maximum Power Supply Noise }}right) × T{Rise Time })選擇合適的旁路電容值，并將最小電容值盡可能靠近芯片放置。
• 互連介質(zhì)：互連介質(zhì)可以是雙絞線、同軸電纜、扁平帶狀電纜或PCB走線，其標(biāo)稱特性阻抗應(yīng)在100 Ω到120 Ω之間，變化不超過10%（90 Ω到132 Ω）。
• PCB傳輸線：PCB傳輸線常見的結(jié)構(gòu)有微帶線和帶狀線。微帶線是外層的信號走線，帶狀線是內(nèi)層的信號走線，被上下接地平面包圍。在設(shè)計時，應(yīng)根據(jù)實(shí)際情況選擇合適的傳輸線結(jié)構(gòu)，并確保其特性阻抗符合要求。
• 終端電阻：為了保證信號的正確傳輸，終端電阻應(yīng)與傳輸線的特性阻抗匹配，且應(yīng)盡可能靠近接收器放置。對于100 - Ω阻抗的傳輸線，終端電阻應(yīng)在90 Ω到110 Ω之間。

3.2.2 多點(diǎn)通信

多點(diǎn)通信拓?fù)渲?，一個驅(qū)動器和一個共享總線連接多個接收器（最多32個）。在設(shè)計多點(diǎn)通信系統(tǒng)時，需要考慮以下問題：

• 發(fā)射器位置：發(fā)射器位于總線一端時，設(shè)計相對簡單，但靈活性較差；若需要將發(fā)射器重新定位在總線的其他位置，可能會導(dǎo)致總線一端開路，影響信號傳輸。
• 總線終端：在總線的遠(yuǎn)端需要一個終端電阻來吸收入射波，避免信號反射。
• 分支短截線：每個從主線分支出來的節(jié)點(diǎn)都會產(chǎn)生短截線，應(yīng)盡量減小短截線的長度，以減少對總線負(fù)載阻抗的影響。

3.3 電源供應(yīng)建議

LVDS驅(qū)動器和接收器設(shè)計為單電源供電，電源電壓范圍為2.4 V到3.6 V。在實(shí)際應(yīng)用中，驅(qū)動器和接收器可能位于不同的電路板或設(shè)備上，此時應(yīng)使用板級和局部設(shè)備級的旁路電容，以減少電源噪聲的影響。

3.4 布局要點(diǎn)

3.4.1 微帶線與帶狀線拓?fù)?/h4>

印刷電路板通常提供微帶線和帶狀線兩種傳輸線選擇。微帶線是外層的走線，帶狀線是內(nèi)層的走線，被接地平面包圍。TI建議在可能的情況下，將LVDS信號路由在微帶線傳輸線上，因?yàn)槲Ь€可以根據(jù)整體噪聲預(yù)算和反射允許值來指定必要的阻抗公差。

3.4.2 電介質(zhì)類型和電路板結(jié)構(gòu)

對于LVDS信號，F(xiàn)R - 4或等效的電介質(zhì)通常能提供足夠的性能。如果TTL/CMOS信號的上升和下降時間小于500 ps，則建議使用介電常數(shù)接近3.4的材料，如Rogers?4350或Nelco N4000 - 13。在電路板結(jié)構(gòu)設(shè)計方面，應(yīng)注意銅重量、鍍層厚度、阻焊層等參數(shù)，以確保信號的穩(wěn)定傳輸。

3.4.3 推薦的堆疊布局

為了減少TTL/CMOS信號與LVDS信號之間的串?dāng)_，建議使用至少兩個獨(dú)立的信號層。常見的堆疊配置有四層板和六層板，六層板可以通過至少一個接地平面將每個信號層與電源平面隔離，提高信號完整性，但制造成本相對較高。

3.4.4 走線間距

差分對之間的走線應(yīng)緊密耦合，以利用電磁場抵消的原理減少噪聲耦合。同時，差分對的走線長度應(yīng)相同，以確保信號平衡，減少偏斜和信號反射。對于相鄰的單端走線和差分對，應(yīng)遵循3 - W規(guī)則，即走線間距應(yīng)大于單條走線寬度的兩倍，或從走線中心到中心的距離為走線寬度的三倍，以減少串?dāng)_。

3.4.5 串?dāng)_和接地反彈最小化

為了減少串?dāng)_，應(yīng)提供盡可能靠近信號源的高頻電流返回路徑，通常通過接地平面來實(shí)現(xiàn)。保持走線短且下方有連續(xù)的接地平面，可以減少電磁輻射。同時，應(yīng)避免接地平面的不連續(xù)性，以降低返回路徑的電感。

四、總結(jié)

SNx5LVDx3xx系列高速差分線路接收器以其豐富的功能特性、廣泛的應(yīng)用場景和良好的性能表現(xiàn)，為高速數(shù)據(jù)傳輸領(lǐng)域提供了優(yōu)秀的解決方案。在設(shè)計應(yīng)用時，我們需要充分考慮產(chǎn)品的特性和應(yīng)用要求，合理選擇器件和布局，以確保系統(tǒng)的穩(wěn)定性和可靠性。希望通過本文的介紹，能幫助大家更好地理解和應(yīng)用這款產(chǎn)品，在實(shí)際項(xiàng)目中取得更好的效果。你在使用LVDS接收器的過程中遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)和見解。