SN65LVDS96 LVDS SERDES接收器：特性、應(yīng)用與設(shè)計(jì)要點(diǎn)

在電子設(shè)計(jì)領(lǐng)域，數(shù)據(jù)傳輸?shù)母咝院头€(wěn)定性至關(guān)重要。LVDS（Low-Voltage Differential Signaling）技術(shù)憑借其低功耗、低電磁干擾（EMI）和高速數(shù)據(jù)傳輸能力，在眾多應(yīng)用中得到了廣泛應(yīng)用。今天，我們就來(lái)詳細(xì)探討一下德州儀器（Texas Instruments）的SN65LVDS96 LVDS SERDES接收器。

文件下載：sn65lvds96.pdf

一、SN65LVDS96簡(jiǎn)介

SN65LVDS96是一款LVDS SERDES接收器，它將三個(gè)串行輸入7位并行輸出移位寄存器、一個(gè)7倍時(shí)鐘合成器和四個(gè)低電壓差分信號(hào)（LVDS）線路接收器集成在一個(gè)集成電路中。這種集成設(shè)計(jì)使得它能夠通過(guò)四個(gè)平衡對(duì)導(dǎo)體從兼容的發(fā)射器（如SN65LVDS95）接收同步數(shù)據(jù)，并將其擴(kuò)展為21位單端LVTTL同步數(shù)據(jù)，且傳輸速率較低。

二、特性亮點(diǎn)

2.1 高速數(shù)據(jù)處理能力

具備3:21的數(shù)據(jù)通道壓縮功能，吞吐量高達(dá)1.428Gigabits/s，能夠滿足高速數(shù)據(jù)傳輸?shù)男枨蟆＿@對(duì)于需要處理大量數(shù)據(jù)的應(yīng)用場(chǎng)景，如高速通信系統(tǒng)、數(shù)據(jù)采集系統(tǒng)等，具有重要意義。

2.2 低電磁干擾（EMI）

非常適合點(diǎn)對(duì)點(diǎn)子系統(tǒng)通信，且具有極低的EMI。在當(dāng)今復(fù)雜的電磁環(huán)境中，低EMI特性可以有效減少對(duì)周圍電子設(shè)備的干擾，提高系統(tǒng)的穩(wěn)定性和可靠性。

2.3 多通道設(shè)計(jì)

擁有3個(gè)數(shù)據(jù)通道和時(shí)鐘低電壓差分通道輸入，以及21個(gè)數(shù)據(jù)和時(shí)鐘低電壓TTL通道輸出。這種多通道設(shè)計(jì)可以實(shí)現(xiàn)更靈活的數(shù)據(jù)傳輸和處理，滿足不同應(yīng)用的需求。

2.4 低功耗運(yùn)行

工作于單3.3V電源，典型功耗為250mW。在禁用狀態(tài)下，功耗更是低于1mW，這對(duì)于對(duì)功耗敏感的應(yīng)用，如便攜式設(shè)備、電池供電系統(tǒng)等，具有很大的優(yōu)勢(shì)。

2.5 高可靠性

總線引腳能夠承受4kV的HBM ESD，具有較強(qiáng)的靜電防護(hù)能力。同時(shí)，其工作溫度范圍為-40°C至85°C，經(jīng)過(guò)工業(yè)溫度驗(yàn)證，適用于各種惡劣的工作環(huán)境。

2.6 寬鎖相輸入頻率范圍

鎖相輸入頻率范圍為20MHz至68MHz，無(wú)需外部組件即可實(shí)現(xiàn)PLL功能，輸入滿足或超過(guò)ANSI EIA/TIA - 644標(biāo)準(zhǔn)，為系統(tǒng)設(shè)計(jì)提供了更大的靈活性。

三、工作原理

當(dāng)SN65LVDS96接收數(shù)據(jù)時(shí)，高速LVDS數(shù)據(jù)以LVDS輸入時(shí)鐘（CLKIN）的7倍速率被接收并加載到寄存器中。然后，數(shù)據(jù)以CLKIN的速率卸載到一個(gè)21位寬的LVTTL并行總線上。通過(guò)鎖相環(huán)時(shí)鐘合成器電路，產(chǎn)生一個(gè)7倍時(shí)鐘用于內(nèi)部時(shí)鐘，并為擴(kuò)展數(shù)據(jù)提供一個(gè)輸出時(shí)鐘。在輸出時(shí)鐘（CLKOUT）的上升沿，SN65LVDS96會(huì)輸出有效數(shù)據(jù)。

四、電氣特性與參數(shù)

4.1 絕對(duì)最大額定值

包括電源電壓范圍（-0.5V至4V）、各引腳的電壓范圍、靜電放電額定值等。在設(shè)計(jì)過(guò)程中，必須確保設(shè)備的工作條件不超過(guò)這些絕對(duì)最大額定值，以避免對(duì)設(shè)備造成永久性損壞。

4.2 推薦工作條件

如電源電壓為3V至3.6V，SHTDN引腳的高電平輸入電壓（VIH）為2V，低電平輸入電壓（VIL）為0.8V等。遵循推薦工作條件可以保證設(shè)備的正常工作和性能穩(wěn)定。

4.3 電氣特性參數(shù)

涵蓋了正向和負(fù)向差分輸入電壓閾值、高低電平輸出電壓、靜態(tài)電流、輸入輸出電流等參數(shù)。這些參數(shù)對(duì)于評(píng)估設(shè)備的性能和進(jìn)行電路設(shè)計(jì)具有重要參考價(jià)值。

4.4 開關(guān)特性參數(shù)

包括數(shù)據(jù)建立時(shí)間、數(shù)據(jù)保持時(shí)間、接收器輸入偏斜裕量、延遲時(shí)間等。這些參數(shù)對(duì)于確保數(shù)據(jù)的準(zhǔn)確傳輸和處理至關(guān)重要。

五、應(yīng)用案例

5.1 16位總線擴(kuò)展

在16位總線應(yīng)用中，TTL數(shù)據(jù)和時(shí)鐘從與背板總線接口的總線收發(fā)器到達(dá)LVDS SERDES發(fā)射器的Tx并行輸入。通過(guò)片上PLL同步時(shí)鐘和數(shù)據(jù)，數(shù)據(jù)經(jīng)過(guò)多路復(fù)用和LVDS轉(zhuǎn)換后傳輸?shù)浇邮掌鳌＝邮掌鲗VDS數(shù)據(jù)和時(shí)鐘恢復(fù)并轉(zhuǎn)換回LVTTL，再進(jìn)行解復(fù)用，最終輸出到并行輸出端口。

5.2 帶奇偶校驗(yàn)的16位總線擴(kuò)展

在上述基礎(chǔ)上，增加了奇偶校驗(yàn)位。發(fā)送端的收發(fā)器/奇偶校驗(yàn)生成器會(huì)對(duì)數(shù)據(jù)進(jìn)行奇偶計(jì)算，并將計(jì)算結(jié)果與數(shù)據(jù)一起傳輸?shù)浇邮掌鳌＝邮掌鬟M(jìn)行LVDS到LVTTL的轉(zhuǎn)換后，收發(fā)器/奇偶校驗(yàn)生成器會(huì)再次進(jìn)行奇偶計(jì)算，并與接收到的奇偶位進(jìn)行比較。如果檢測(cè)到不匹配，會(huì)輸出奇偶錯(cuò)誤信號(hào)。這種設(shè)計(jì)可以提高數(shù)據(jù)傳輸?shù)目煽啃?，確保數(shù)據(jù)的準(zhǔn)確性。

5.3 低成本虛擬背板收發(fā)器

通過(guò)在子系統(tǒng)序列化鏈路的兩個(gè)方向上實(shí)現(xiàn)單個(gè)LVDS SERDES芯片組，可以實(shí)現(xiàn)虛擬背板收發(fā)器（VBT）的概念。根據(jù)應(yīng)用需求，設(shè)計(jì)師可以選擇添加奇偶校驗(yàn)、延遲線等功能，通過(guò)合理配置時(shí)鐘和控制線，實(shí)現(xiàn)半雙工或全雙工操作。同時(shí)，可能需要在鏈路兩端實(shí)現(xiàn)獨(dú)立的時(shí)鐘振蕩器，并使用PLL同步LVDS SERDES的并行I/O與背板總線，還可能需要重新同步FIFO。

六、封裝與設(shè)計(jì)要點(diǎn)

6.1 封裝信息

SN65LVDS96采用TSSOP（DGG）封裝，有多種訂購(gòu)型號(hào)可供選擇，如SN65LVDS96DGG、SN65LVDS96DGGR等。不同型號(hào)在包裝數(shù)量、包裝形式等方面可能存在差異，設(shè)計(jì)師可以根據(jù)實(shí)際需求進(jìn)行選擇。

6.2 設(shè)計(jì)注意事項(xiàng)

• ESD防護(hù)：該設(shè)備的內(nèi)置ESD保護(hù)有限，在存儲(chǔ)或處理過(guò)程中，應(yīng)將引腳短接在一起或?qū)⒃O(shè)備放置在導(dǎo)電泡沫中，以防止MOS柵極受到靜電損壞。
• 外部組件：SN65LVDS96僅需要四個(gè)差分輸入的線路終端電阻，且?guī)缀醪恍枰~外的控制。但在設(shè)計(jì)電路板時(shí)，仍需注意電阻的選擇和布局，以確保信號(hào)的質(zhì)量。
• 布局與布線：在進(jìn)行電路板布局和布線時(shí)，應(yīng)盡量減少信號(hào)干擾和串?dāng)_。對(duì)于LVDS信號(hào)，應(yīng)采用差分對(duì)布線，并保持合適的間距和長(zhǎng)度匹配。同時(shí)，要注意電源和地的分配，確保電源的穩(wěn)定性。

七、總結(jié)

SN65LVDS96作為一款高性能的LVDS SERDES接收器，具有高速數(shù)據(jù)處理、低功耗、低EMI等諸多優(yōu)點(diǎn)。它在多個(gè)應(yīng)用場(chǎng)景中都有出色的表現(xiàn)，為電子工程師提供了一個(gè)可靠的數(shù)據(jù)傳輸解決方案。在實(shí)際設(shè)計(jì)過(guò)程中，我們需要充分了解其特性和參數(shù)，遵循推薦的工作條件和設(shè)計(jì)要點(diǎn)，以確保系統(tǒng)的穩(wěn)定性和可靠性。你在使用LVDS SERDES接收器時(shí)遇到過(guò)哪些問(wèn)題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見解。