探索DS90LV110T：1到10 LVDS數(shù)據(jù)/時鐘分配器的卓越性能與應(yīng)用

在高速數(shù)據(jù)傳輸和信號分配的領(lǐng)域中，德州儀器（TI）的DS90LV110T 1到10 LVDS數(shù)據(jù)/時鐘分配器以其出色的性能和廣泛的適用性脫穎而出。今天，我們就來深入了解這款器件，探討它的特性、應(yīng)用以及設(shè)計要點。

文件下載：DS90LV110TMTC NOPB.pdf

一、DS90LV110T的主要特性

1. 低抖動高速數(shù)據(jù)傳輸

DS90LV110T擁有低抖動的800 Mbps全差分?jǐn)?shù)據(jù)路徑。在800 Mbps的數(shù)據(jù)速率下，使用 (PRBS =2^{23}-1) 數(shù)據(jù)模式時，其峰 - 峰值抖動僅為145 ps（典型值），這確保了在高速數(shù)據(jù)傳輸過程中信號的穩(wěn)定性和準(zhǔn)確性。

2. 低功耗設(shè)計

該器件采用單 +3.3 V電源供電，總功耗小于413 mW（典型值），這種低功耗特性使得它在對功耗要求較高的應(yīng)用場景中具有很大的優(yōu)勢，能夠有效降低系統(tǒng)的整體能耗。

3. 平衡輸出阻抗

輸出通道間的偏斜僅為35 ps（典型值），差分輸出電壓（(V_{OD})）在100Ω終端負(fù)載下為320 mV（典型值），平衡的輸出阻抗保證了各個輸出通道之間信號的一致性，減少了信號失真。

4. 寬輸入兼容性

LVDS接收器輸入能夠接受LVPECL信號，并且具有快速的傳播延遲（典型值為2.8 ns）和較低的接收器輸入閾值（< ±100 mV），這使得它可以與多種類型的信號源進(jìn)行接口，提高了系統(tǒng)的靈活性。

5. 符合標(biāo)準(zhǔn)

DS90LV110T符合ANSI/TIA/EIA - 644 LVDS標(biāo)準(zhǔn)，這意味著它具有良好的兼容性和互操作性，能夠方便地集成到各種符合該標(biāo)準(zhǔn)的系統(tǒng)中。

二、電氣特性分析

1. 直流特性

• 輸入電壓和電流：LVCMOS/LVTTL直流規(guī)格中，高電平輸入電壓 (V{IH}) 最小為2.0 V，低電平輸入電壓 (V{IL}) 最大為0.8 V；高、低電平輸入電流 (I{IH}) 和 (I{IL}) 在特定條件下的典型值為 ±7 μA，最大值為 ±20 μA。
• 輸出電壓和電流：LVDS輸出直流規(guī)格方面，差分輸出電壓 (V{OD}) 在不同條件下有明確的范圍，如在 (R{L} = 100 Ω) 時，典型值為320 mV；偏移電壓 (V{OS}) 典型值為1.25 V。此外，還規(guī)定了輸出三態(tài)電流 (I{OZ})、關(guān)斷泄漏電流 (I_{OFF}) 等參數(shù)。
• 接收器特性：LVDS接收器直流規(guī)格中，差分輸入高閾值 (V{TH}) 典型值為0 mV，最大為 +100 mV，差分輸入低閾值 (V{TL}) 最小為 - 100 mV，典型值為0 mV，具有較寬的共模電壓范圍 (V_{CMR})（0.05 V - 3.25 V）。

  2. 交流特性

• 轉(zhuǎn)換時間和抖動：輸出低到高和高到低的轉(zhuǎn)換時間 (T{LHT}) 和 (T{HLT}) 典型值為390 ps，最大值為550 ps；LVDS數(shù)據(jù)抖動（確定性峰 - 峰值） (T{DJ}) 典型值為145 ps，LVDS時鐘抖動（隨機(jī)） (T{RJ}) 典型值為2.8 ps。
• 傳播延遲和偏斜：傳播低到高和高到低延遲 (T{PLHD}) 和 (T{PHLD}) 典型值為2.8 ns，輸出通道間偏斜 (T_{CCS}) 典型值為35 ps，最大值為91 ps。
• 使能和禁用時間：禁用時間（從活動到三態(tài)）高到Z和低到Z分別為 (T{PHZ}) 和 (T{PLZ})，使能時間（從三態(tài)到活動）Z到高和Z到低分別為 (T{PZH}) 和 (T{PZL})，這些時間參數(shù)對于系統(tǒng)的時序控制非常重要。

三、應(yīng)用注意事項

1. 輸入故障保護(hù)

DS90LV110的接收器輸入沒有內(nèi)部故障保護(hù)偏置。在點對點和單點多分支應(yīng)用中，如果不需要故障保護(hù)偏置，當(dāng)驅(qū)動器關(guān)閉時，鏈路將處于非活動狀態(tài)。若需要故障保護(hù)偏置，可以使用外部高值電阻實現(xiàn)，將IN + 用10 kΩ電阻上拉到Vcc，IN - 用10 kΩ電阻下拉到Gnd。

2. LVDS輸入終端

LVDS接收器輸入必須在輸入引腳之間盡可能靠近地放置一個100Ω終端電阻，以確保信號的正確接收和減少反射。

3. 未使用控制輸入

EN控制輸入引腳有內(nèi)部下拉器件，如果該引腳懸空，10個輸出將默認(rèn)處于三態(tài)。

4. 擴(kuò)展輸出端口數(shù)量

可以使用多個DS90LV110來擴(kuò)展輸出端口數(shù)量，但需要考慮通過這些器件的總傳播延遲，以確定最大擴(kuò)展數(shù)量。因為每增加一個器件都會由于信號通過而增加輸出抖動。

5. PCB布局和電源系統(tǒng)旁路

• 布局設(shè)計：電路板布局和疊層應(yīng)設(shè)計為為器件提供無噪聲電源，良好的布局實踐應(yīng)將高頻或高電平輸入和輸出分開，以減少不必要的雜散噪聲拾取、反饋和干擾。
• 電源系統(tǒng)：使用薄電介質(zhì)（4到10 mils）用于電源/接地夾層可以大大提高電源系統(tǒng)性能，增加PCB電源系統(tǒng)的固有電容，改善電源濾波，特別是在高頻情況下。外部旁路電容應(yīng)包括RF陶瓷和鉭電解電容，RF電容值范圍為0.01 μF到0.1 μF，鉭電容值范圍為2.2 μF到10 μF，鉭電容的額定電壓應(yīng)至少為電源電壓的5倍。

四、應(yīng)用場景

1. 點對點分布應(yīng)用

對于數(shù)據(jù)速率大于400 Mbps的應(yīng)用，點對點分布應(yīng)用是一個不錯的選擇。與多點分支應(yīng)用相比，它可以提高信號質(zhì)量，因為沒有短線PCB走線負(fù)載。雖然點對點分布應(yīng)用的LVDS總線線路更寬，但由于信號質(zhì)量的改善，數(shù)據(jù)速率可以遠(yuǎn)遠(yuǎn)超過400 Mbps。

2. 時鐘分配

DS90LV110T還可以用于高達(dá)400 MHz的時鐘分配，為系統(tǒng)提供穩(wěn)定的時鐘信號。

五、總結(jié)

DS90LV110T 1到10 LVDS數(shù)據(jù)/時鐘分配器以其低抖動、低功耗、平衡輸出阻抗等特性，以及廣泛的輸入兼容性和符合標(biāo)準(zhǔn)的設(shè)計，為高速數(shù)據(jù)傳輸和信號分配提供了一個優(yōu)秀的解決方案。在實際設(shè)計中，我們需要充分考慮其應(yīng)用注意事項，合理進(jìn)行PCB布局和電源系統(tǒng)設(shè)計，以充分發(fā)揮其性能優(yōu)勢。各位工程師在使用過程中，不妨根據(jù)具體的應(yīng)用場景，深入研究這些特性和設(shè)計要點，相信會為你的項目帶來意想不到的效果。你在使用類似器件時遇到過哪些挑戰(zhàn)呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。