深入剖析SN54ABT8245與SN74ABT8245掃描測(cè)試設(shè)備

一、引言

在電子設(shè)計(jì)領(lǐng)域，測(cè)試設(shè)備對(duì)于確保電路的可靠性和性能至關(guān)重要。SN54ABT8245和SN74ABT8245作為具有八進(jìn)制總線收發(fā)器的掃描測(cè)試設(shè)備，是德州儀器SCOPE? 可測(cè)試性集成電路家族的成員，它們符合IEEE標(biāo)準(zhǔn)1149.1 - 1990（JTAG）測(cè)試訪問(wèn)端口和邊界掃描架構(gòu)，為復(fù)雜電路板組件的測(cè)試提供了強(qiáng)大的支持。

文件下載：SN74ABT8245DW.pdf

二、產(chǎn)品概述

2.1 家族成員與兼容性

這兩款設(shè)備屬于德州儀器SCOPE? 可測(cè)試性集成電路家族，支持IEEE標(biāo)準(zhǔn)1149.1 - 1990邊界掃描，通過(guò)4線測(cè)試訪問(wèn)端口（TAP）接口實(shí)現(xiàn)對(duì)測(cè)試電路的掃描訪問(wèn)。在正常功能模式下，它們?cè)诠δ苌系韧凇疐245和’ABT245八進(jìn)制總線收發(fā)器。

2.2 指令集與特性

SCOPE? 指令集豐富，包括IEEE標(biāo)準(zhǔn)1149.1 - 1990所需的指令，以及可選的INTEST、CLAMP和HIGHZ指令。還具備并行簽名分析、偽隨機(jī)模式生成、樣本輸入/輸出切換、二進(jìn)制計(jì)數(shù)等功能。每個(gè)I/O有兩個(gè)邊界掃描單元，提供了更大的靈活性。采用先進(jìn)的EPIC - ΙΙB? BiCMOS設(shè)計(jì)，顯著降低了功耗。

2.3 封裝選項(xiàng)

提供多種封裝選項(xiàng)，如塑料小外形封裝（DW）、陶瓷芯片載體（FK）和標(biāo)準(zhǔn)陶瓷雙列直插式封裝（JT），滿足不同應(yīng)用場(chǎng)景的需求。

三、工作模式

3.1 正常模式

在正常模式下，設(shè)備的功能與’F245和’ABT245八進(jìn)制總線收發(fā)器相同。數(shù)據(jù)流向由方向控制（DIR）和輸出使能（OE）輸入控制。當(dāng)OE為低電平時(shí)，根據(jù)DIR的邏輯電平，數(shù)據(jù)可以從A總線傳輸?shù)紹總線，或者從B總線傳輸?shù)紸總線；當(dāng)OE為高電平時(shí)，設(shè)備被禁用，總線有效隔離。

3.2 測(cè)試模式

在測(cè)試模式下，SCOPE? 總線收發(fā)器的正常操作被禁止，測(cè)試電路被啟用，用于觀察和控制設(shè)備的I/O邊界。測(cè)試電路由四個(gè)專用測(cè)試引腳控制：測(cè)試數(shù)據(jù)輸入（TDI）、測(cè)試數(shù)據(jù)輸出（TDO）、測(cè)試模式選擇（TMS）和測(cè)試時(shí)鐘（TCK）。測(cè)試電路還能執(zhí)行其他測(cè)試功能，如對(duì)數(shù)據(jù)輸入進(jìn)行并行簽名分析（PSA）和從數(shù)據(jù)輸出生成偽隨機(jī)模式（PRPG）。

四、測(cè)試架構(gòu)與狀態(tài)機(jī)

4.1 測(cè)試架構(gòu)

串行測(cè)試信息通過(guò)符合IEEE標(biāo)準(zhǔn)1149.1 - 1990的4線測(cè)試總線或TAP傳輸。TAP控制器監(jiān)控TCK和TMS信號(hào)，從中提取同步和狀態(tài)控制信號(hào)，并為設(shè)備中的測(cè)試結(jié)構(gòu)生成適當(dāng)?shù)钠峡刂菩盘?hào)。

4.2 TAP控制器狀態(tài)機(jī)

TAP控制器是一個(gè)同步有限狀態(tài)機(jī)，共有16個(gè)狀態(tài)，包括6個(gè)穩(wěn)定狀態(tài)和10個(gè)不穩(wěn)定狀態(tài)。主要有兩條路徑：一條用于訪問(wèn)和控制選定的數(shù)據(jù)寄存器，另一條用于訪問(wèn)和控制指令寄存器。設(shè)備上電時(shí)處于Test - Logic - Reset狀態(tài)，在該狀態(tài)下，測(cè)試邏輯被重置并禁用，設(shè)備執(zhí)行正常邏輯功能。

五、寄存器概述

5.1 指令寄存器

指令寄存器（IR）為8位，用于告訴設(shè)備要執(zhí)行的指令。在Capture - IR狀態(tài)下，IR捕獲二進(jìn)制值10000001；在Update - IR狀態(tài)下，移位進(jìn)入IR的值被加載到影子鎖存器中，當(dāng)前指令更新并生效。上電或處于Test - Logic - Reset狀態(tài)時(shí)，IR被重置為二進(jìn)制值11111111，選擇BYPASS指令。

5.2 數(shù)據(jù)寄存器

• 邊界掃描寄存器（BSR）：36位，包含每個(gè)正常功能輸入引腳的一個(gè)邊界掃描單元（BSC），每個(gè)正常功能I/O引腳的兩個(gè)BSC（一個(gè)用于輸入數(shù)據(jù)，一個(gè)用于輸出數(shù)據(jù)），以及每個(gè)內(nèi)部解碼輸出使能信號(hào)（OEA和OEB）的一個(gè)BSC。用于存儲(chǔ)要應(yīng)用到正常片上邏輯輸入和/或設(shè)備輸出引腳的測(cè)試數(shù)據(jù)，以及捕獲正常片上邏輯輸出和/或設(shè)備輸入引腳出現(xiàn)的數(shù)據(jù)。
• 邊界控制寄存器（BCR）：11位，用于在RUNT指令的上下文中實(shí)現(xiàn)基本SCOPE? 指令集未包含的額外測(cè)試操作，如PRPG、帶輸入掩碼的PSA和二進(jìn)制計(jì)數(shù)（COUNT）。
• 旁路寄存器：1位掃描路徑，可縮短系統(tǒng)掃描路徑的長(zhǎng)度，減少完成測(cè)試操作所需的每個(gè)測(cè)試模式的位數(shù)。

六、指令與操作

6.1 指令集

設(shè)備支持多種指令，如邊界掃描（EXTEST/INTEST）、旁路掃描（BYPASS）、樣本邊界（SAMPLE/PRELOAD）等。不同指令對(duì)應(yīng)不同的測(cè)試操作和模式。

6.2 操作示例

以邊界掃描指令為例，該指令符合IEEE標(biāo)準(zhǔn)1149.1 - 1990的EXTEST和INTEST指令。在該指令下，BSR被選入掃描路徑，設(shè)備輸入引腳的數(shù)據(jù)被捕獲到輸入BSC中，正常片上邏輯輸出的數(shù)據(jù)被捕獲到輸出BSC中。掃描到輸入BSC的數(shù)據(jù)應(yīng)用到正常片上邏輯的輸入，掃描到輸出BSC的數(shù)據(jù)應(yīng)用到設(shè)備輸出引腳，設(shè)備工作在測(cè)試模式。

七、電氣特性與參數(shù)

7.1 絕對(duì)最大額定值

給出了電源電壓范圍、輸入電壓范圍、輸出電流等絕對(duì)最大額定值，超過(guò)這些值可能會(huì)對(duì)設(shè)備造成永久性損壞。

7.2 推薦工作條件

包括電源電壓、輸入電壓、輸出電流、輸入轉(zhuǎn)換速率、工作溫度等推薦工作條件，確保設(shè)備在這些條件下正常工作。

7.3 電氣特性與開(kāi)關(guān)特性

詳細(xì)列出了不同條件下的電氣特性和開(kāi)關(guān)特性參數(shù)，如輸入鉗位電流、輸出高電平電壓、輸出低電平電壓、開(kāi)關(guān)延遲時(shí)間等，為電路設(shè)計(jì)提供了重要參考。

八、封裝與機(jī)械數(shù)據(jù)

提供了不同封裝選項(xiàng)的詳細(xì)信息，包括封裝類型、引腳數(shù)量、封裝尺寸等機(jī)械數(shù)據(jù)，以及封裝材料信息，如編帶和卷盤尺寸、管裝尺寸等。

九、總結(jié)

SN54ABT8245和SN74ABT8245掃描測(cè)試設(shè)備憑借其豐富的功能、靈活的架構(gòu)和多樣的封裝選項(xiàng)，為電子工程師在復(fù)雜電路板測(cè)試和設(shè)計(jì)中提供了強(qiáng)大的工具。在實(shí)際應(yīng)用中，工程師需要根據(jù)具體需求合理選擇指令和工作模式，同時(shí)關(guān)注電氣特性和封裝要求，以確保設(shè)備的正常運(yùn)行和系統(tǒng)的可靠性。你在使用這類測(cè)試設(shè)備時(shí)，遇到過(guò)哪些挑戰(zhàn)呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)。