解析ICS9FG104E：PCIe Gen1/2、USB3.0等應(yīng)用的頻率發(fā)生器利器

在電子設(shè)計(jì)領(lǐng)域，頻率發(fā)生器對(duì)于確保系統(tǒng)的穩(wěn)定運(yùn)行至關(guān)重要。今天我們要深入探討的是瑞薩（Renesas）的ICS9FG104E頻率發(fā)生器，它專為PCIe Gen1/2、USB3.0、QPI及SATA等應(yīng)用而設(shè)計(jì)，具備諸多出色特性。

文件下載：9FG104EFLFT.pdf

一、產(chǎn)品概述

ICS9FG104E能夠提供4對(duì)差分HCSL輸出，可用于驅(qū)動(dòng)PCIe Gen1/2、SATA和USB3.0設(shè)備。它既可以使用14.31818 MHz或25 MHz的晶體，也能由參考輸入時(shí)鐘驅(qū)動(dòng)，而不依賴晶體。該發(fā)生器輸出的周期抖動(dòng)小于50 ps，輸出間的偏斜小于35 ps，能滿足多種高頻應(yīng)用對(duì)信號(hào)穩(wěn)定性的要求。

二、推薦應(yīng)用場(chǎng)景

ICS9FG104E適用于CPU、PCIe Gen1/2、SATA和USB3.0的頻率生成。在這些應(yīng)用中，它能為系統(tǒng)提供穩(wěn)定、精確的時(shí)鐘信號(hào)，保障數(shù)據(jù)傳輸?shù)臏?zhǔn)確性和高效性。

三、輸出特性

3.1 輸出類型

• 具備4對(duì)HCSL差分輸出，這種輸出類型能夠提供較強(qiáng)的驅(qū)動(dòng)能力和抗干擾能力。
• 有1個(gè)3.3V的REF輸出，其頻率根據(jù)晶體選擇為14.318M或25M。

四、產(chǎn)品特性與優(yōu)勢(shì)

4.1 頻率生成能力

可從14.318MHz或25MHz生成常用頻率，滿足不同系統(tǒng)對(duì)時(shí)鐘頻率的需求。

4.2 輸入靈活性

支持晶體或參考輸入兩種方式，方便工程師根據(jù)實(shí)際設(shè)計(jì)需求進(jìn)行選擇。

4.3 輸出性能

提供4對(duì)0.7V電流模式的HCSL輸出對(duì)，支持100MHz的Serial - ATA。

4.4 擴(kuò)頻功能

具備兩種擴(kuò)頻模式：-0.5%下擴(kuò)頻和+/-0.25%中心擴(kuò)頻，可有效降低電磁干擾（EMI）。31.5KHz的擴(kuò)頻調(diào)制速率，能通過USB3兼容性測(cè)試。

4.5 電源管理

未使用的輸出可以在驅(qū)動(dòng)或高阻狀態(tài)下禁用，便于進(jìn)行電源管理。

4.6 工業(yè)級(jí)版本

有I - temp版本可供選擇，支持嵌入式應(yīng)用，適應(yīng)更廣泛的工作溫度范圍。

五、關(guān)鍵規(guī)格參數(shù)

5.1 抖動(dòng)與偏斜

• 周期抖動(dòng)小于50ps，確保時(shí)鐘信號(hào)的穩(wěn)定性。
• PCIe Gen1/2的相位抖動(dòng)小于3ps rms，輸出間偏斜小于35 ps。

  5.2 頻率精度

  輸出時(shí)鐘的頻率精度為+/-300 ppm，在擴(kuò)頻關(guān)閉時(shí)所有輸出頻率的精度為+/-50ppm。

六、引腳配置與說明

6.1 引腳配置表

6.2 引腳功能說明

不同引腳具有不同的功能，如XIN/CLKIN為晶體輸入或參考時(shí)鐘輸入，VDD為電源引腳，DIF輸出為時(shí)鐘信號(hào)輸出等。部分引腳帶有內(nèi)部上拉或下拉電阻，在設(shè)計(jì)時(shí)需要注意。例如，^SEL14M_25M#引腳有內(nèi)部120kohm上拉電阻，用于選擇14.31818 MHz或25 Mhz輸入頻率。

七、電氣特性

7.1 絕對(duì)最大額定值

了解器件的絕對(duì)最大額定值對(duì)于確保其安全可靠運(yùn)行至關(guān)重要。例如，3.3V電源電壓最大為4.6V，存儲(chǔ)溫度范圍為-65°C至150°C等。超出這些額定值可能會(huì)導(dǎo)致器件永久性損壞。

7.2 電氣參數(shù)

在不同的工作條件下，器件的電氣參數(shù)有所不同。如REF輸出在特定條件下的輸出高電壓、低電壓、上升時(shí)間、下降時(shí)間等參數(shù)，以及差分輸出的相位抖動(dòng)、電壓范圍等參數(shù)。這些參數(shù)決定了器件在實(shí)際應(yīng)用中的性能表現(xiàn)。

八、SMBus串行接口信息

ICS9FG104E支持SMBus串行接口，可通過該接口進(jìn)行讀寫操作。

8.1 寫入操作

控制器發(fā)送起始位、寫入地址、起始字節(jié)位置、字節(jié)計(jì)數(shù)等信息，IDT時(shí)鐘會(huì)對(duì)每個(gè)步驟進(jìn)行確認(rèn)，最后發(fā)送停止位完成寫入。

8.2 讀取操作

控制器先發(fā)送寫入相關(guān)信息，然后發(fā)送單獨(dú)的起始位和讀取地址，IDT時(shí)鐘發(fā)送數(shù)據(jù)字節(jié)計(jì)數(shù)和數(shù)據(jù)，控制器進(jìn)行確認(rèn)并發(fā)送非確認(rèn)位和停止位完成讀取。

九、DIF輸出控制

9.1 DIF_STOP#斷言

當(dāng)DIF_STOP#引腳被斷言（從'1'到'0'）時(shí)，根據(jù)SMBus DIF_STOP三態(tài)位的編程狀態(tài)，DIF輸出會(huì)停止在特定狀態(tài)或被三態(tài)化，方便進(jìn)行電源管理和信號(hào)控制。

9.2 DIF_STOP#解斷言

當(dāng)DIF_STOP#引腳解斷言（從'0'到'1'）時(shí)，所有停止的DIF輸出將無干擾地恢復(fù)。如果控制寄存器的三態(tài)位編程為'1'，停止的DIF輸出將在DIF_Stop#解斷言后的15nS內(nèi)被驅(qū)動(dòng)至高電平，電壓大于200mV。

十、差分路由與封裝信息

10.1 差分路由

文檔給出了不同應(yīng)用場(chǎng)景下的差分路由建議，如到PCI Express連接器、下游設(shè)備等的路由長(zhǎng)度和阻抗要求。合理的差分路由設(shè)計(jì)有助于減少信號(hào)干擾和損耗。

10.2 封裝信息

ICS9FG104E有28 - SSOP和28 - TSSOP兩種封裝形式，文檔詳細(xì)給出了封裝的尺寸信息，方便工程師進(jìn)行PCB布局設(shè)計(jì)。

綜上所述，ICS9FG104E頻率發(fā)生器以其豐富的功能、出色的性能和靈活的配置方式，為PCIe Gen1/2、USB3.0等應(yīng)用提供了可靠的時(shí)鐘解決方案。在實(shí)際設(shè)計(jì)中，工程師需要根據(jù)具體應(yīng)用需求，合理選擇輸入方式、配置輸出參數(shù)，并遵循電氣特性和引腳要求進(jìn)行設(shè)計(jì)，以充分發(fā)揮該器件的優(yōu)勢(shì)。大家在使用過程中遇到過哪些挑戰(zhàn)呢？歡迎在評(píng)論區(qū)分享交流。