SNx5LVDS3xxxx高速差分線路接收器：功能特性與設(shè)計(jì)應(yīng)用全解析

在高速數(shù)據(jù)傳輸?shù)念I(lǐng)域中，差分線路接收器扮演著至關(guān)重要的角色。今天，我們就來(lái)深入探討一下德州儀器（TI）的SN55LVDS32、SN65LVDS32、SN65LVDS3486和SN65LVDS9637這幾款高速差分線路接收器，了解它們的特性、應(yīng)用場(chǎng)景以及設(shè)計(jì)要點(diǎn)。

文件下載：SN65LVDS32PWR.pdf

一、產(chǎn)品概述

SNx5LVDS3xxxx系列設(shè)備是符合或超越ANSI TIA/EIA - 644標(biāo)準(zhǔn)要求的差分線路接收器，采用了低電壓差分信號(hào)（LVDS）技術(shù)。這種技術(shù)將5 - V差分標(biāo)準(zhǔn)電平（如EIA/TIA422B）的輸出電壓降低，從而降低了功耗，提高了開(kāi)關(guān)速度，并且能夠在3.3 - V電源軌下工作。在輸入共模電壓范圍內(nèi)，任何一個(gè)差分接收器在±100 - mV的差分輸入電壓下都能提供有效的邏輯輸出狀態(tài)，同時(shí)輸入共模電壓范圍允許兩個(gè)LVDS節(jié)點(diǎn)之間存在1 V的地電位差。

（一）主要特性

1. 電源與速率：采用單一3.3 - V電源供電，設(shè)計(jì)的信號(hào)速率最高可達(dá)150 Mbps。
2. 輸入閾值與延遲：差分輸入閾值最大為±100 mV，典型傳播延遲時(shí)間為2.1 ns。
3. 功耗與ESD保護(hù)：在最大數(shù)據(jù)速率下，每個(gè)接收器的典型功耗為60 mW，總線終端的ESD保護(hù)超過(guò)8 kV。
4. 邏輯輸出與兼容性：具有低電壓TTL（LVTTL）邏輯輸出電平，引腳與AM26LS32、MC3486和μA9637兼容。
5. 故障安全特性：具備開(kāi)路故障安全功能，適用于需要冗余的空間和高可靠性應(yīng)用。

（二）應(yīng)用場(chǎng)景

該系列產(chǎn)品廣泛應(yīng)用于無(wú)線基礎(chǔ)設(shè)施、電信基礎(chǔ)設(shè)施和打印機(jī)等領(lǐng)域。

二、設(shè)備信息與參數(shù)

（一）封裝信息

（二）參數(shù)規(guī)格

1. 絕對(duì)最大額定值：電源電壓范圍為 - 0.5 V至4 V，輸入電壓范圍根據(jù)不同引腳有所不同，存儲(chǔ)溫度范圍為 - 65°C至150°C。
2. ESD額定值：人體模型（HBM）的靜電放電電壓為 + 8000 V。
3. 推薦工作條件：電源電壓范圍為3 V至3.6 V，高電平輸入電壓、低電平輸入電壓、差分輸入電壓幅值和共模輸入電壓等都有相應(yīng)的要求，工作自由空氣溫度范圍根據(jù)不同型號(hào)有所不同，SN55前綴的產(chǎn)品為 - 55°C至125°C，其他產(chǎn)品為 - 40°C至85°C。
4. 熱信息：不同封裝的產(chǎn)品在結(jié)到環(huán)境、結(jié)到外殼、結(jié)到電路板等方面的熱阻以及降額因子和功率額定值都有所不同。
5. 電氣特性：包括正、負(fù)向差分輸入電壓閾值、高低電平輸出電壓、電源電流、輸入電流、高阻抗輸出電流等參數(shù)，不同型號(hào)的產(chǎn)品在這些參數(shù)上也存在一定差異。
6. 開(kāi)關(guān)特性：如傳播延遲時(shí)間、通道間輸出偏斜、輸出信號(hào)上升和下降時(shí)間等，同樣因型號(hào)而異。

三、詳細(xì)功能描述

（一）概述

SNx5LVDSxx設(shè)備是LVDS線路接收器，采用標(biāo)稱3.3 V的單電源供電，輸入信號(hào)為差分LVDS信號(hào)，輸出為L(zhǎng)VTTL數(shù)字信號(hào)。該接收器需要±100 - mV的輸入信號(hào)來(lái)確定接收到的信號(hào)的正確狀態(tài)，并且能夠在驅(qū)動(dòng)和接收器之間存在1 V地偏移的情況下正確確定線路狀態(tài)。

（二）功能框圖

文檔中給出了SN65LVDS3486D、SN65LVDS9637D和’LVDS32的邏輯圖，展示了其內(nèi)部結(jié)構(gòu)和信號(hào)流向。

（三）特性描述

1. 接收器輸出狀態(tài)：當(dāng)接收器差分輸入信號(hào)大于100 mV時(shí)，輸出為高電平；當(dāng)差分輸入電壓低于 - 100 mV時(shí)，輸出為低電平；當(dāng)輸入電壓在 - 100 mV至100 mV之間時(shí)，輸出狀態(tài)不確定；當(dāng)接收器禁用時(shí)，輸出為高阻抗?fàn)顟B(tài)。
2. 接收器開(kāi)路故障安全：當(dāng)信號(hào)對(duì)上沒(méi)有差分電壓時(shí)，LVDS接收器的輸出邏輯狀態(tài)可能不確定。為了解決這個(gè)問(wèn)題，該接收器在輸入開(kāi)路時(shí)，通過(guò)300 - kΩ電阻將信號(hào)線拉到VCC，并使用與門(mén)檢測(cè)這種情況，強(qiáng)制輸出為高電平。
3. 共模范圍與電源電壓：接收器的輸入共模范圍為1/2 × VID至2.4 - 1/2 × VID，只要輸入信號(hào)在這個(gè)范圍內(nèi)且差分幅值大于或等于100 mV，接收器就能正確輸出LVDS總線狀態(tài)。
4. 通用比較器功能：該接收器不僅符合LVDS標(biāo)準(zhǔn)，還能處理更廣泛范圍內(nèi)的信號(hào)，只要輸入信號(hào)在所需的差分和共模電壓范圍內(nèi)，輸出就能準(zhǔn)確反映輸入信號(hào)。
5. 接收器等效原理圖：接收器輸入是高阻抗差分對(duì)，每個(gè)輸入都包含7 - V齊納二極管用于ESD保護(hù)，輸出結(jié)構(gòu)是帶有附加齊納二極管的CMOS反相器，同樣用于ESD保護(hù)。

（四）設(shè)備功能模式

不同型號(hào)的產(chǎn)品在不同的差分輸入和使能條件下，輸出狀態(tài)有所不同，具體可參考文檔中的功能表。

四、應(yīng)用與實(shí)現(xiàn)

（一）應(yīng)用信息

SNx5LVDSxx設(shè)備通常用于高速、點(diǎn)對(duì)點(diǎn)的數(shù)據(jù)傳輸，適用于地面差異小于1 V的場(chǎng)景。LVDS驅(qū)動(dòng)器和接收器提供了高速信號(hào)速率，并且不需要ECL類(lèi)設(shè)備的高功率和雙電源要求。

（二）典型應(yīng)用

1. 點(diǎn)對(duì)點(diǎn)通信：這是LVDS緩沖器最基本的應(yīng)用，通過(guò)一個(gè)驅(qū)動(dòng)器和一個(gè)接收器實(shí)現(xiàn)數(shù)字?jǐn)?shù)據(jù)的傳輸。驅(qū)動(dòng)器將單端輸入信號(hào)轉(zhuǎn)換為差分信號(hào)，通過(guò)100 - Ω特性阻抗的平衡互連介質(zhì)進(jìn)行傳輸，接收器再將差分信號(hào)轉(zhuǎn)換為單端恢復(fù)信號(hào)。

2. 設(shè)計(jì)要求：包括驅(qū)動(dòng)器和接收器的電源電壓、輸入電壓、信號(hào)速率、互連特性阻抗、終端電阻等參數(shù)，具體要求如下表所示：	DESIGN PARAMETERS	EXAMPLE VALUE
   Driver Supply Voltage (VCCD)	3.0 to 3.6 V
   Driver Input Voltage	0.8 to 3.3 V
   Driver Signaling Rate	DC to 100 Mbps
   Interconnect Characteristic Impedance	100 Ω
   Termination Resistance	100 Ω
   Number of Receiver Nodes	1
   Receiver Supply Voltage (VCCR)	3.0 to 3.6 V
   Receiver Input Voltage	0 to 24 V
   Receiver Signaling Rate	DC to 100 Mbps
   Ground shift between driver and receiver	±1 V

3. 詳細(xì)設(shè)計(jì)步驟
   • 設(shè)備選擇：使用Hewlett Packard HP6624A直流電源、Tektronix TDS7404實(shí)時(shí)示波器和Agilent ParBERT E4832A等設(shè)備。
   • 驅(qū)動(dòng)器電源電壓：驅(qū)動(dòng)器采用單一電源供電，電源電壓范圍為3 V至3.6 V，在3.3 V電源下，差分輸出電壓標(biāo)稱值為340 mV。
   • 驅(qū)動(dòng)器旁路電容：旁路電容在電源分配電路中起著關(guān)鍵作用，為了降低電感，應(yīng)使用多層陶瓷芯片或表面貼裝電容（如0603或0805尺寸），其引線電感約為1 nH?？梢愿鶕?jù)公式計(jì)算旁路電容的值。
   • 驅(qū)動(dòng)器輸出電壓：標(biāo)準(zhǔn)LVDS驅(qū)動(dòng)器的輸出是1.2 V共模電壓，差分輸出信號(hào)的絕對(duì)值為340 mV，峰 - 峰差分電壓為680 mV。
   • 互連介質(zhì)：驅(qū)動(dòng)器和接收器之間的物理通信通道可以是任何符合LVDS標(biāo)準(zhǔn)的平衡配對(duì)金屬導(dǎo)體，如雙絞線、同軸電纜、扁平帶狀電纜或PCB走線，其標(biāo)稱特性阻抗應(yīng)在100 Ω至120 Ω之間，變化不超過(guò)10%。
   • PCB傳輸線：常見(jiàn)的PCB傳輸線結(jié)構(gòu)包括微帶線和帶狀線，微帶線是頂層或底層的信號(hào)走線，帶狀線是內(nèi)層的信號(hào)走線。在設(shè)計(jì)時(shí)，應(yīng)保持走線寬度和間距均勻，以維持恒定的差分阻抗。
   • 終端電阻：為了確保入射波切換，終端電阻應(yīng)與傳輸線的特性阻抗匹配，并且應(yīng)盡可能靠近接收器放置。在多點(diǎn)拓?fù)渲?，終端電阻應(yīng)僅位于傳輸線的末端。

五、電源供應(yīng)與布局建議

（一）電源供應(yīng)建議

LVDS驅(qū)動(dòng)器和接收器設(shè)計(jì)為使用單一電源供電，電源電壓范圍為2.4 V至3.6 V。在實(shí)際應(yīng)用中，驅(qū)動(dòng)器和接收器可能位于不同的電路板或設(shè)備上，此時(shí)應(yīng)使用單獨(dú)的電源，并且驅(qū)動(dòng)器和接收器電源之間的地電位差應(yīng)小于±1 V。同時(shí)，應(yīng)使用板級(jí)和本地設(shè)備級(jí)的旁路電容。

（二）布局建議

1. 微帶線與帶狀線拓?fù)?/strong>：推薦在可能的情況下使用微帶線傳輸LVDS信號(hào)，因?yàn)閹罹€雖然能減少輻射和抗干擾問(wèn)題，但會(huì)增加電容。
2. 電介質(zhì)類(lèi)型與電路板結(jié)構(gòu)：對(duì)于LVDS信號(hào)，F(xiàn)R - 4或等效材料通常能提供足夠的性能；如果TTL/CMOS信號(hào)的上升或下降時(shí)間小于500 ps，則建議使用介電常數(shù)接近3.4的材料，如Rogers?4350或Nelco N4000 - 13。在電路板結(jié)構(gòu)方面，應(yīng)注意銅重量、鍍層厚度、焊料掩膜等參數(shù)。
3. 推薦堆疊布局：為了減少TTL/CMOS與LVDS之間的串?dāng)_，建議使用至少兩個(gè)單獨(dú)的信號(hào)層。常見(jiàn)的堆疊配置包括四層和六層電路板，六層電路板能更好地隔離信號(hào)層，提高信號(hào)完整性，但制造成本較高。
4. 走線間距：為了減少串?dāng)_，單端走線和差分對(duì)之間的間距應(yīng)至少為單個(gè)走線寬度的兩到三倍。同時(shí)，應(yīng)避免使用自動(dòng)布線器，因?yàn)樗赡軣o(wú)法考慮到所有影響串?dāng)_和信號(hào)反射的因素，如應(yīng)避免90°急轉(zhuǎn)彎，使用連續(xù)的45°轉(zhuǎn)彎可以減少反射。
5. 串?dāng)_與地彈最小化：為了減少串?dāng)_，應(yīng)提供盡可能靠近信號(hào)源的高頻電流返回路徑，通常使用接地平面來(lái)實(shí)現(xiàn)。同時(shí)，應(yīng)保持走線盡可能短，并確保接地平面連續(xù)，以減少電磁輻射和地彈。