TPSM8D6C24：高集成DC/DC降壓模塊的深度解析

在電子設(shè)計(jì)領(lǐng)域，電源模塊的性能和可靠性至關(guān)重要。TPSM8D6C24作為一款高度集成、易于使用的非隔離式DC/DC降壓電源模塊，為數(shù)據(jù)中心、通信設(shè)備等眾多應(yīng)用提供了強(qiáng)大的電源解決方案。本文將深入探討TPSM8D6C24的特性、工作原理、應(yīng)用場(chǎng)景以及設(shè)計(jì)要點(diǎn)，幫助電子工程師更好地了解和應(yīng)用這款產(chǎn)品。

文件下載：tpsm8d6c24.pdf

一、產(chǎn)品概述

TPSM8D6C24能夠提供兩個(gè)35A的獨(dú)立輸出，或者一個(gè)堆疊的2相70A輸出，兩個(gè)模塊還可以堆疊實(shí)現(xiàn)4相140A輸出。它采用固定頻率的專有電流模式控制，具有多種可配置的功能和保護(hù)機(jī)制，通過(guò)PMBus接口實(shí)現(xiàn)便捷的數(shù)字配置和關(guān)鍵參數(shù)監(jiān)測(cè)。

二、關(guān)鍵特性

2.1 輸入電壓范圍靈活

• 當(dāng)PVIN連接到AVIN且使用內(nèi)部LDO時(shí)，輸入電壓范圍為4.25V至16V；當(dāng)PVIN和AVIN采用分離電源軌，或者在VDD5上使用外部偏置時(shí)，輸入電壓范圍可低至2.95V至16V。
• 這種靈活的輸入電壓范圍使得TPSM8D6C24能夠適應(yīng)不同的電源環(huán)境，為設(shè)計(jì)帶來(lái)更多的可能性。

2.2 集成度高

內(nèi)部集成了MOSFET、電感和基本無(wú)源元件，大大減少了外部元件的數(shù)量，簡(jiǎn)化了設(shè)計(jì)過(guò)程，提高了系統(tǒng)的可靠性和穩(wěn)定性。

2.3 輸出電壓范圍廣

輸出電壓范圍為0.5V至3.6V，通過(guò)引腳編程或PMBus配置可以輕松設(shè)置所需的輸出電壓，滿足不同負(fù)載的需求。

2.4 精確的控制和監(jiān)測(cè)

采用平均電流模式控制，并具有可選的內(nèi)部補(bǔ)償，能夠?qū)崿F(xiàn)精確的輸出電壓調(diào)節(jié)。同時(shí)，通過(guò)PMBus接口可以實(shí)時(shí)監(jiān)測(cè)輸出電壓、輸出電流和內(nèi)部管芯溫度等關(guān)鍵參數(shù)，方便工程師進(jìn)行系統(tǒng)監(jiān)控和故障診斷。

2.5 豐富的保護(hù)功能

具備過(guò)流保護(hù)、過(guò)壓保護(hù)、欠壓保護(hù)、過(guò)溫保護(hù)等多種保護(hù)機(jī)制，能夠有效保護(hù)設(shè)備免受異常情況的損害，提高系統(tǒng)的可靠性和穩(wěn)定性。

三、工作原理

3.1 平均電流模式控制

TPSM8D6C24采用平均電流模式控制架構(gòu)，具有獨(dú)立可編程的電流誤差積分和電壓誤差積分回路。這種架構(gòu)在不限制最小導(dǎo)通時(shí)間或最小關(guān)斷時(shí)間控制的情況下，提供了與峰值電流模式控制相似的性能，允許通過(guò)電流回路的增益選擇有效地設(shè)置斜率補(bǔ)償。

3.2 線性調(diào)節(jié)器

設(shè)備內(nèi)部有三個(gè)線性調(diào)節(jié)器，從AVIN獲取電源，為內(nèi)部電路提供合適的偏置電壓（1.5V、1.8V和5V）。VDD5調(diào)節(jié)器可以由外部4.75V至5.25V的電源供電，以減少內(nèi)部功耗，提高效率。

3.3 輸入欠壓鎖定（UVLO）

提供四個(gè)獨(dú)立的UVLO功能，包括固定的AVIN UVLO、固定的VDD5 UVLO、可編程的PVIN UVLO和EN/UVLO引腳，為啟動(dòng)控制提供了廣泛的靈活性。

3.4 輸出電壓設(shè)置和自適應(yīng)電壓縮放（AVS）

初始輸出電壓可以通過(guò)VSEL引腳在AVIN上電時(shí)設(shè)置，之后可以通過(guò)PMBus通信進(jìn)行更改。此外，還支持AVS和裕量調(diào)節(jié)功能，通過(guò)PMBus實(shí)現(xiàn)輸出電壓的動(dòng)態(tài)調(diào)整。

四、應(yīng)用場(chǎng)景

4.1 數(shù)據(jù)中心和服務(wù)器

在數(shù)據(jù)中心交換機(jī)、機(jī)架服務(wù)器等設(shè)備中，TPSM8D6C24能夠?yàn)?a href="http://www.brongaenegriffin.com/tags/asic/" target="_blank">ASIC、SoC、FPGA、DSP核心和I/O電壓提供穩(wěn)定的電源供應(yīng)，滿足高功率、高可靠性的需求。

4.2 通信設(shè)備

適用于有源天線系統(tǒng)、遠(yuǎn)程無(wú)線電和基帶單元等通信設(shè)備，為其提供高效、穩(wěn)定的電源解決方案。

4.3 自動(dòng)化測(cè)試設(shè)備

在自動(dòng)化測(cè)試設(shè)備中，TPSM8D6C24的精確控制和監(jiān)測(cè)功能能夠確保測(cè)試設(shè)備的準(zhǔn)確性和穩(wěn)定性。

五、設(shè)計(jì)要點(diǎn)

5.1 引腳配置

TPSM8D6C24具有59個(gè)引腳，每個(gè)引腳都有特定的功能。在設(shè)計(jì)時(shí)，需要根據(jù)具體的應(yīng)用需求正確配置引腳，例如GOSNS/FLWR引腳用于檢測(cè)設(shè)備是作為環(huán)路控制器還是環(huán)路跟隨器，VSEL引腳用于設(shè)置輸出電壓等。

5.2 輸入和輸出電容選擇

輸入電容需要足夠的容量和低ESR，以滿足高開(kāi)關(guān)電流的需求，并提供最小的輸入電壓紋波。輸出電容的選擇要考慮輸出紋波要求和電壓環(huán)路的穩(wěn)定性，通常需要結(jié)合電解電容和陶瓷電容來(lái)實(shí)現(xiàn)最佳性能。

5.3 軟啟動(dòng)和軟停止設(shè)置

通過(guò)PMBus可編程的軟啟動(dòng)時(shí)間（TON_RISE）和軟停止時(shí)間（TOFF_FALL）可以控制輸出電壓的上升和下降速率，減少浪涌電流和電壓過(guò)沖，保護(hù)設(shè)備和負(fù)載。

5.4 頻率同步和相位交錯(cuò)

內(nèi)部振蕩器可以與外部時(shí)鐘同步（SYNC IN）或輸出時(shí)鐘以同步其他設(shè)備（SYNC out），支持多軌交錯(cuò)和多相操作的相移時(shí)鐘。在多相堆疊配置中，需要合理設(shè)置相位偏移，以實(shí)現(xiàn)電流共享和減少紋波。

5.5 布局注意事項(xiàng)

布局對(duì)于電源模塊的性能至關(guān)重要。需要最小化快速開(kāi)關(guān)電壓或電流路徑形成的環(huán)路面積，將輸入旁路電容盡可能靠近PVIN和PGND引腳，將信號(hào)組件靠近相關(guān)引腳，并保持VOSNS和GOSNS線路作為緊密耦合的差分對(duì)，避免受到開(kāi)關(guān)噪聲的干擾。

六、總結(jié)

TPSM8D6C24作為一款高性能的DC/DC降壓電源模塊，具有靈活的輸入輸出范圍、高集成度、精確的控制和豐富的保護(hù)功能，適用于多種應(yīng)用場(chǎng)景。在設(shè)計(jì)過(guò)程中，工程師需要根據(jù)具體需求合理配置引腳、選擇合適的電容、設(shè)置軟啟動(dòng)和軟停止時(shí)間，并注意布局的合理性，以充分發(fā)揮TPSM8D6C24的性能優(yōu)勢(shì)，實(shí)現(xiàn)高效、穩(wěn)定的電源設(shè)計(jì)。

希望本文能夠?yàn)殡娮庸こ處熢谑褂肨PSM8D6C24進(jìn)行電源設(shè)計(jì)時(shí)提供有益的參考。在實(shí)際應(yīng)用中，還需要根據(jù)具體情況進(jìn)行進(jìn)一步的測(cè)試和優(yōu)化，以確保系統(tǒng)的可靠性和性能。如果你在設(shè)計(jì)過(guò)程中遇到任何問(wèn)題，歡迎在評(píng)論區(qū)留言交流。