Cyclone V 器件：滿足多領域需求的FPGA解決方案

在當今的電子設計領域，F(xiàn)PGA（現(xiàn)場可編程門陣列）憑借其靈活性和高性能，在眾多應用中發(fā)揮著重要作用。Intel的Cyclone V器件便是其中一款具有代表性的產品，它能同時滿足不斷縮小的功耗、成本和上市時間要求，以及高容量和對成本敏感應用日益增長的帶寬需求。下面，我們就來詳細了解一下Cyclone V器件的特點和優(yōu)勢。

文件下載：5CSEBA2U19C7SN.pdf

關鍵優(yōu)勢

低功耗

Cyclone V器件基于臺積電的28nm低功耗（28LP）工藝技術構建，并包含大量硬知識產權（IP）塊，與上一代器件相比，功耗最多可降低40%。這一優(yōu)勢使得Cyclone V在對功耗要求較高的應用場景中表現(xiàn)出色，例如移動設備和便攜式儀器。

邏輯集成與差異化能力提升

其采用8輸入自適應邏輯模塊（ALM），擁有高達13.59兆位（Mb）的嵌入式存儲器和可變精度數(shù)字信號處理（DSP）塊。這些特性使得Cyclone V能夠實現(xiàn)更復雜的邏輯設計，提高了設計的集成度和差異化能力。

高帶寬容量

具備3.125 Gbps和6.144 Gbps的收發(fā)器以及硬內存控制器，能夠滿足高速數(shù)據(jù)傳輸?shù)男枨?，適用于通信、數(shù)據(jù)中心等對帶寬要求較高的領域。

集成硬處理器系統(tǒng)（HPS）

Cyclone V將雙核Arm Cortex - A9 MPCore處理器、硬IP和FPGA緊密集成在單個片上系統(tǒng)（SoC）中，支持超過128 Gbps的峰值帶寬，并在處理器和FPGA結構之間實現(xiàn)了集成數(shù)據(jù)一致性。這使得開發(fā)者可以在一個芯片上同時實現(xiàn)硬件邏輯和軟件處理，大大簡化了系統(tǒng)設計。

低成本

Cyclone V器件僅需兩個核心電壓即可運行，采用低成本的引線鍵合封裝，并包含創(chuàng)新功能，如通過協(xié)議配置（CvP）和部分重新配置，有效降低了系統(tǒng)成本。

器件變體與封裝

Cyclone V器件有多種變體可供選擇，以滿足不同應用的需求：

• Cyclone V E：針對廣泛的通用邏輯和DSP應用進行了優(yōu)化，追求最低的系統(tǒng)成本和功耗。
• Cyclone V GX：適用于614 Mbps至3.125 Gbps收發(fā)器應用，在成本和功耗方面具有優(yōu)勢。
• Cyclone V GT：是FPGA行業(yè)中6.144 Gbps收發(fā)器應用成本和功耗最低的選擇。
• Cyclone V SE：集成了基于Arm的HPS的SoC。
• Cyclone V SX：集成了基于Arm的HPS和3.125 Gbps收發(fā)器的SoC。
• Cyclone V ST：集成了基于Arm的HPS和6.144 Gbps收發(fā)器的SoC。

每種變體都有多種封裝選項，用戶可以根據(jù)具體需求進行選擇。例如，Cyclone V E器件有FineLine BGA（FBGA）、Ultra FineLine BGA（UBGA）和Micro FineLine BGA（MBGA）等封裝類型，不同的封裝對應不同的引腳數(shù)量和資源配置。

核心特性

自適應邏輯模塊（ALM）

Cyclone V器件使用28nm ALM作為邏輯結構的基本構建塊。它采用8輸入可分解查找表（LUT）和四個專用寄存器，有助于在寄存器豐富的設計中改善時序收斂，并實現(xiàn)比前代產品更高的設計打包能力。此外，最多可將25%的ALM配置為使用MLAB的分布式內存。

可變精度DSP塊

Cyclone V的可變精度DSP塊支持多種信號處理精度，包括9 x 9、18 x 18和27 x 27位。它具有64位累加器、硬預加法器、級聯(lián)輸出加法器等特性，可高效實現(xiàn)各種DSP功能。在編譯時，每個DSP塊可配置為獨立的三個9 x 9、兩個18 x 18或一個27 x 27乘法器，并可通過專用的64位級聯(lián)總線級聯(lián)多個DSP塊，以實現(xiàn)更高精度的DSP功能。

嵌入式內存塊

Cyclone V器件包含兩種類型的內存塊：10 Kb M10K塊和640位內存邏輯陣列塊（MLABs）。M10K塊適用于較大的內存陣列，提供大量獨立端口；MLABs則適用于寬而淺的內存陣列，如數(shù)字信號處理（DSP）應用中的移位寄存器、寬淺FIFO緩沖區(qū)和濾波器延遲線。

時鐘網(wǎng)絡和PLL時鐘源

Cyclone V器件擁有16個全局時鐘網(wǎng)絡，最高可運行至550 MHz。時鐘網(wǎng)絡架構基于Intel的全局、象限和外圍時鐘結構，由專用時鐘輸入引腳和分數(shù)PLL支持。為降低功耗，Intel Quartus Prime軟件會識別并關閉未使用的時鐘網(wǎng)絡部分。PLL支持頻率合成、片上時鐘去斜、抖動衰減等多種特性，還可進行用戶模式重新配置和動態(tài)相移。

FPGA通用I/O

Cyclone V器件提供高度可配置的GPIO，具有可編程總線保持和弱上拉、LVDS輸出緩沖器、片上并行終端和動態(tài)終端等特性，支持輕松實現(xiàn)時序收斂。

PCIe Gen1和Gen2硬IP

Cyclone V GX、GT、SX和ST器件包含PCIe硬IP，支持PCIe Gen2和Gen1端點和根端口，最多可達x4通道配置。該硬IP獨立于核心邏輯運行，可在不到100 ms內完成鏈路訓練，并提供改進的端到端數(shù)據(jù)路徑保護。

外部內存接口

Cyclone V器件支持最多兩個用于DDR3、DDR2和LPDDR2 SDRAM設備的硬內存控制器，每個控制器支持8至32位組件，密度最高可達4 Gb，并可選ECC。此外，所有Cyclone V器件還支持軟內存控制器，以提供最大的靈活性。

低功耗串行收發(fā)器

Cyclone V器件提供業(yè)界最低功耗的6.144 Gbps收發(fā)器，每個通道的最大功耗估計為88 mW。收發(fā)器位于器件的左外邊緣，由物理介質附件（PMA）、物理編碼子層（PCS）和時鐘網(wǎng)絡組成。PMA塊與芯片的其余部分隔離，確保最佳信號完整性；PCS硬IP支持多種協(xié)議和數(shù)據(jù)速率。

SoC與HPS

Cyclone V的SoC將FPGA結構和HPS集成在單個器件中，結合了可編程邏輯的靈活性和硬IP的功率和成本優(yōu)勢。HPS由雙核Arm Cortex - A9 MPCore處理器、豐富的外設和共享多端口SDRAM內存控制器組成，通過HPS - FPGA AXI橋實現(xiàn)FPGA結構和HPS之間的通信。

配置與開發(fā)

FPGA配置和處理器啟動

FPGA結構和HPS在SoC中獨立供電，可獨立配置和啟動，提供了更大的設計靈活性。例如，可先啟動HPS，然后由HPS在軟件控制下對FPGA結構進行全部或部分重新配置；也可同時啟動HPS和FPGA結構，先配置FPGA結構，再從FPGA結構可訪問的內存中啟動HPS。

動態(tài)和部分重新配置

Cyclone V器件支持動態(tài)重新配置，可在不影響相鄰通道數(shù)據(jù)傳輸?shù)那闆r下，動態(tài)更改收發(fā)器數(shù)據(jù)速率、PMA設置或協(xié)議。部分重新配置功能允許在設備的其他部分保持運行的同時，對部分設備進行重新配置，提高了設備的有效邏輯密度，降低了成本和功耗。

硬件和軟件開發(fā)

在硬件開發(fā)方面，可使用Intel Quartus Prime軟件中的Platform Designer（Standard）系統(tǒng)集成工具配置HPS，并將FPGA結構中的軟邏輯連接到HPS接口。在軟件開發(fā)方面，基于Arm的SoC設備繼承了豐富的軟件開發(fā)生態(tài)系統(tǒng)，支持Linux、VxWorks等操作系統(tǒng)。開發(fā)者還可在Intel SoC Virtual Target上開始特定設備的固件和軟件開發(fā)。

總結

Cyclone V器件憑借其低功耗、高帶寬、豐富的功能和靈活的配置選項，適用于工業(yè)、無線和有線、軍事和汽車等多個市場。無論是在降低系統(tǒng)成本、提高性能還是滿足特定應用需求方面，Cyclone V都展現(xiàn)出了強大的優(yōu)勢。對于電子工程師來說，深入了解Cyclone V器件的特性和應用，將有助于開發(fā)出更優(yōu)秀的電子系統(tǒng)。你在使用FPGA進行設計時，是否也遇到過類似的選擇難題呢？歡迎在評論區(qū)分享你的經驗和見解。