AD9680：高性能14位ADC的深度剖析與應用指南

在電子設計領域，模數(shù)轉(zhuǎn)換器（ADC）一直是信號處理系統(tǒng)中的關鍵組件。今天，我們要深入探討一款功能強大的ADC——AD9680，它在通信、儀器儀表等眾多領域都有著廣泛的應用。

文件下載：AD9680.pdf

一、AD9680概述

AD9680是一款雙路、14位的模數(shù)轉(zhuǎn)換器，提供了1.25 GSPS/1 GSPS/820 MSPS/500 MSPS的采樣速率選擇。它具有JESD204B編碼的串行數(shù)字輸出，在1 GSPS的默認設置下，每通道總功耗僅為1.65 W，展現(xiàn)出了低功耗的優(yōu)勢。其SFDR（無雜散動態(tài)范圍）和SNR（信噪比）等性能指標也相當出色，例如在1 GSPS、340 MHz時，SFDR可達85 dBFS，SNR為65.3 dBFS。

二、產(chǎn)品特性亮點

（一）高性能指標

1. 高分辨率與線性度：14位的分辨率確保了高精度的信號轉(zhuǎn)換，DNL（差分非線性）為±0.5 LSB，INL（積分非線性）為±2.5 LSB，保證了信號轉(zhuǎn)換的準確性。
2. 寬輸入帶寬：具有2 GHz的可用模擬輸入全功率帶寬，能夠處理高頻信號，適用于多種高頻應用場景。
3. 低噪聲性能：噪聲密度在1 GSPS時為 -154 dBFS/Hz，有效減少了噪聲對信號的干擾。

（二）靈活的輸入輸出配置

1. 可編程輸入范圍：輸入范圍可在1.46 V p-p至1.94 V p-p之間靈活調(diào)整，不同型號還有各自的標稱值，如AD9680 - 1250為1.58 V p-p，滿足不同應用的需求。
2. 可編程終止阻抗：提供400 Ω、200 Ω、100 Ω和50 Ω的差分終止阻抗選擇，方便與不同的信號源匹配。
3. JESD204B接口：支持JESD204B（Subclass 1）編碼的串行數(shù)字輸出，具有多種車道配置，可根據(jù)實際需求靈活選擇。

（三）其他實用功能

1. 自動增益控制輔助功能：具有幅度檢測位，可用于高效實現(xiàn)AGC（自動增益控制）功能，幫助系統(tǒng)快速調(diào)整增益，避免輸入信號過載。
2. 集成數(shù)字處理器：每個通道集成了兩個寬帶數(shù)字處理器，包括12位NCO（數(shù)控振蕩器）和多達4個半帶濾波器，可對信號進行進一步處理。

三、工作原理與架構(gòu)

（一）ADC架構(gòu)

AD9680采用多階段、差分流水線架構(gòu)，并集成了輸出誤差校正邏輯。輸入緩沖器為模擬輸入信號提供終止阻抗，可通過SPI調(diào)整，默認值為400 Ω，優(yōu)化了線性度、噪聲和功耗。量化輸出在數(shù)字校正邏輯中組合成最終的14位結(jié)果，采樣在時鐘上升沿進行。

（二）模擬輸入考慮

模擬輸入為差分緩沖器，內(nèi)部共模電壓為2.05 V。時鐘信號在采樣和保持模式之間切換輸入電路，信號源需在半個時鐘周期內(nèi)為采樣電容充電并穩(wěn)定?？赏ㄟ^串聯(lián)小電阻、使用低Q電感或鐵氧體磁珠等方式優(yōu)化輸入電路，以實現(xiàn)最大帶寬。

（三）時鐘輸入考慮

為獲得最佳性能，建議使用差分信號驅(qū)動采樣時鐘輸入。時鐘信號可通過變壓器或時鐘驅(qū)動器交流耦合到CLK +和CLK -引腳。同時，AD9680包含輸入時鐘分頻器，可將奈奎斯特輸入時鐘除以1、2、4或8，還可進行半周期延遲調(diào)整和精細延遲調(diào)整。

四、數(shù)字下變頻器（DDC）

AD9680包含四個數(shù)字下變頻器（DDC 0至DDC 3），可提供濾波并降低輸出數(shù)據(jù)速率。每個DDC由NCO、半帶抽取濾波器、FIR濾波器、增益級和復數(shù) - 實數(shù)轉(zhuǎn)換級組成，可獨立啟用和禁用，以提供所需的處理功能。

（一）輸入輸出選擇

DDC的輸入和輸出可根據(jù)需要選擇實數(shù)或復數(shù)信號。輸入通過DDC輸入選擇寄存器控制，輸出通過DDC控制寄存器和芯片應用模式寄存器控制。

（二）信號處理階段

1. 頻率轉(zhuǎn)換階段：由12位復數(shù)NCO和正交混頻器組成，可將輸入信號的頻率轉(zhuǎn)換到基帶。
2. 濾波階段：使用多達四個半帶低通濾波器進行抽取，降低輸出數(shù)據(jù)速率。
3. 增益階段：可選擇0 dB或6 dB的增益，以補償信號損失。
4. 復數(shù) - 實數(shù)轉(zhuǎn)換階段：將復數(shù)輸出轉(zhuǎn)換為實數(shù)輸出。

五、JESD204B接口

AD9680的數(shù)字輸出遵循JEDEC標準JESD204B，具有高達12.5 Gbps的車道速率。該接口可將并行數(shù)據(jù)組裝成幀，并使用8位/10位編碼和可選的加擾形成串行輸出數(shù)據(jù)。

（一）鏈路建立

鏈路建立過程包括代碼組同步、初始車道對齊序列和用戶數(shù)據(jù)傳輸。代碼組同步通過發(fā)送/K28.5/字符實現(xiàn)，初始車道對齊序列包含鏈路配置數(shù)據(jù)，用戶數(shù)據(jù)傳輸過程中會插入對齊字符以確保同步。

（二）物理層輸出

數(shù)字輸出由JEDEC標準JESD204B定義的驅(qū)動器組成，默認情況下差分數(shù)字輸出上電。建議在接收器輸入處放置100 Ω差分終端電阻，以減少反射。同時，可使用去加重功能來滿足接收器眼圖掩碼要求，但需謹慎使用，以避免增加電磁干擾。

六、應用信息

（一）電源供應

AD9680需要七個電源供電，為了實現(xiàn)最佳的功率效率和低噪聲性能，建議使用ADP2164和ADP2370開關穩(wěn)壓器將輸入軌轉(zhuǎn)換為中間軌，再通過LDO穩(wěn)壓器進行后調(diào)節(jié)。

（二）散熱設計

暴露焊盤必須連接到AGND，以實現(xiàn)最佳的電氣和熱性能。在PCB上連接連續(xù)銅平面，并使用多個過孔進行散熱，過孔需填充或堵塞。

（三）SYSREF±和AGND

AVDD1_SR（Pin 57）和AGND（Pin 56和Pin 60）可用于為SYSREF±電路提供獨立的電源節(jié)點，在Subclass 1模式下運行時，需要進行適當?shù)碾娫磁月?，以減少對AVDD1電源節(jié)點的耦合。

七、總結(jié)

AD9680憑借其高性能、靈活的配置和豐富的功能，成為了電子工程師在設計高性能信號處理系統(tǒng)時的理想選擇。無論是通信領域的數(shù)字接收器，還是儀器儀表中的信號采集，AD9680都能發(fā)揮出色的作用。在實際應用中，我們需要根據(jù)具體需求合理配置其各項參數(shù)，充分發(fā)揮其優(yōu)勢，為系統(tǒng)的穩(wěn)定運行提供保障。

你在使用AD9680的過程中遇到過哪些問題？或者你對它的哪些功能特別感興趣？歡迎在評論區(qū)留言分享！