深入剖析LTC2364 - 18：高性能18位SAR ADC的卓越之選

在電子設(shè)計領(lǐng)域，高性能的模數(shù)轉(zhuǎn)換器（ADC）是實現(xiàn)精確數(shù)據(jù)采集的關(guān)鍵。今天，我將為大家詳細(xì)介紹一款優(yōu)秀的18位逐次逼近寄存器（SAR）ADC——LTC2364 - 18，探討它的特性、應(yīng)用及設(shè)計要點。

文件下載：LTC2364-18.pdf

一、LTC2364 - 18的特性亮點

1. 高速與高精度并存

LTC2364 - 18具備250ksps的吞吐量，能夠快速處理數(shù)據(jù)，滿足高速應(yīng)用的需求。同時，它保證了18位無失碼，最大積分非線性誤差（INL）僅為±2.5LSB，在2kHz輸入頻率下典型信噪比（SNR）可達(dá)97dB，總諧波失真（THD）低至 - 120dB，為數(shù)據(jù)采集提供了高精度的保障。

2. 低功耗設(shè)計

該ADC在250ksps采樣率下功耗僅為3.4mW，在250sps時功耗更是低至3.4μW，非常適合對功耗要求嚴(yán)格的應(yīng)用場景，如便攜式設(shè)備和電池供電的儀器。

3. 寬輸入范圍與靈活電源

它采用2.5V電源供電，偽差分單極性輸入范圍為0V至VREF，VREF輸入范圍從2.5V到5.1V，可適應(yīng)不同的信號源。此外，其I/O電壓范圍為1.8V至5V，能與多種數(shù)字邏輯接口兼容。

4. 便捷的接口與內(nèi)部時鐘

LTC2364 - 18擁有SPI兼容的串行I/O接口，支持菊花鏈模式，方便多個ADC級聯(lián)使用。內(nèi)部轉(zhuǎn)換時鐘的設(shè)計，減少了外部時序的考慮，簡化了設(shè)計過程。

二、應(yīng)用領(lǐng)域廣泛

1. 醫(yī)療成像

在醫(yī)療成像設(shè)備中，需要高精度、高速的數(shù)據(jù)采集來獲取清晰的圖像。LTC2364 - 18的高性能特性能夠滿足醫(yī)療成像對數(shù)據(jù)準(zhǔn)確性和實時性的要求，為醫(yī)療診斷提供可靠的數(shù)據(jù)支持。

2. 高速數(shù)據(jù)采集

對于需要快速采集大量數(shù)據(jù)的應(yīng)用，如工業(yè)自動化、測試測量等領(lǐng)域，LTC2364 - 18的250ksps吞吐量和高精度能夠確保數(shù)據(jù)的快速、準(zhǔn)確采集。

3. 便攜式與緊湊型儀器

由于其低功耗和小尺寸封裝（16引腳MSOP和4mm × 3mm DFN），LTC2364 - 18非常適合用于便攜式或緊湊型儀器，延長設(shè)備的電池續(xù)航時間。

4. 工業(yè)過程控制

在工業(yè)過程控制中，精確的模擬信號采集是實現(xiàn)精確控制的基礎(chǔ)。LTC2364 - 18的高精度和穩(wěn)定性能夠滿足工業(yè)過程控制對數(shù)據(jù)采集的嚴(yán)格要求。

三、技術(shù)細(xì)節(jié)分析

1. 轉(zhuǎn)換器操作

LTC2364 - 18的工作分為采集和轉(zhuǎn)換兩個階段。在采集階段，電荷再分配電容D/A轉(zhuǎn)換器（CDAC）連接到IN +和IN -引腳，采樣偽差分模擬輸入電壓。當(dāng)CNV引腳出現(xiàn)上升沿時，啟動轉(zhuǎn)換過程。在轉(zhuǎn)換階段，18位CDAC通過逐次逼近算法，將采樣輸入與參考電壓的二進(jìn)制加權(quán)分?jǐn)?shù)進(jìn)行比較，最終得到近似的數(shù)字輸出。

2. 模擬輸入

該ADC的模擬輸入為偽差分輸入，可減少共模信號的干擾。輸入等效電路中，采樣CDAC的電容約為45pF，采樣開關(guān)的導(dǎo)通電阻為40Ω。在采集階段，IN +輸入會產(chǎn)生電流尖峰，而在轉(zhuǎn)換階段，模擬輸入僅產(chǎn)生小的泄漏電流。

3. 輸入驅(qū)動電路

為了確保ADC的性能，應(yīng)使用低阻抗源直接驅(qū)動其高阻抗輸入，或使用緩沖放大器來驅(qū)動模擬輸入。緩沖放大器不僅能提供低輸出阻抗，加快模擬信號的建立時間，還能隔離信號源和ADC輸入的電流尖峰。同時，對于噪聲較大的輸入信號，應(yīng)在緩沖放大器輸入前進(jìn)行濾波處理。

4. ADC參考

LTC2364 - 18需要外部參考來定義輸入范圍，低噪聲、低溫漂的參考源對于實現(xiàn)ADC的全性能至關(guān)重要。推薦使用LTC6655 - 5參考源，它具有0.025%（最大）的初始精度和2ppm/°C（最大）的溫度系數(shù)，適用于高精度應(yīng)用。

5. 動態(tài)性能

通過快速傅里葉變換（FFT）技術(shù)測試ADC的頻率響應(yīng)、失真和噪聲。LTC2364 - 18在250kHz采樣率和2kHz輸入下，典型的信號 - 噪聲和失真比（SINAD）可達(dá)97.2dB，信噪比（SNR）為97.2dB，總諧波失真（THD）為 - 121dB。

6. 電源考慮

LTC2364 - 18有2.5V電源（VDD）和數(shù)字輸入/輸出接口電源（OVDD）兩個電源引腳。OVDD的靈活性使得它能夠與1.8V至5V的數(shù)字邏輯通信。在電源上電時，雖然沒有特定的電源排序要求，但需注意遵守絕對最大額定值中的電壓關(guān)系。

7. 時序與控制

轉(zhuǎn)換由CNV引腳控制，上升沿啟動轉(zhuǎn)換并為ADC上電。轉(zhuǎn)換過程中，BUSY輸出為高電平，轉(zhuǎn)換完成后為低電平。為確保轉(zhuǎn)換結(jié)果的準(zhǔn)確性，CNV的額外轉(zhuǎn)換應(yīng)在轉(zhuǎn)換開始后40ns內(nèi)或轉(zhuǎn)換完成后進(jìn)行。

8. 數(shù)字接口

LTC2364 - 18采用串行數(shù)字接口，當(dāng)SDO啟用且外部時鐘施加到SCK引腳時，轉(zhuǎn)換結(jié)果將從SDO引腳輸出。輸出數(shù)據(jù)在SCK的上升沿改變狀態(tài)，可在SCK的下降沿或下一個上升沿捕獲。

9. 不同工作模式

• 正常模式（單設(shè)備）：當(dāng)CHAIN = 0時，RDL/SDI控制SDO的啟用和禁用。RDL/SDI為低電平時，SDO輸出轉(zhuǎn)換數(shù)據(jù)。
• 正常模式（多設(shè)備）：多個LTC2364 - 18設(shè)備共享CNV、SCK和SDO，通過RDL/SDI輸入確保每次只有一個設(shè)備驅(qū)動SDO，避免總線沖突。
• 鏈模式（多設(shè)備）：當(dāng)CHAIN = OVDD時，SDO始終啟用，RDL/SDI作為串行數(shù)據(jù)輸入引腳，用于輸入另一個ADC的菊花鏈數(shù)據(jù)。

四、PCB布局建議

為了獲得LTC2364 - 18的最佳性能，印刷電路板（PCB）布局應(yīng)確保數(shù)字和模擬信號線盡可能分離，避免數(shù)字時鐘或信號與模擬信號并行或在ADC下方布線。推薦使用單個實心接地平面，旁路電容應(yīng)盡可能靠近電源引腳放置，以保證低噪聲運行。

五、相關(guān)產(chǎn)品推薦

Linear Technology還提供了一系列相關(guān)產(chǎn)品，如不同位數(shù)和采樣率的ADC、DAC、參考源和放大器等，可根據(jù)具體應(yīng)用需求進(jìn)行選擇。

總之，LTC2364 - 18以其高速、高精度、低功耗和靈活的接口等特性，成為眾多高性能應(yīng)用的理想選擇。在實際設(shè)計中，我們需要根據(jù)具體需求合理選擇輸入驅(qū)動電路、參考源等，并注意PCB布局，以充分發(fā)揮其性能優(yōu)勢。大家在使用過程中遇到過哪些問題呢？歡迎在評論區(qū)交流分享。