AD9640：高性能14位雙路ADC的深度解析

引言

在當(dāng)今的通信和電子系統(tǒng)中，高性能的模擬 - 數(shù)字轉(zhuǎn)換器（ADC）是不可或缺的關(guān)鍵組件。AD9640作為一款14位、80/105/125/150 MSPS的雙路ADC，憑借其出色的性能和豐富的功能，在眾多應(yīng)用領(lǐng)域中得到了廣泛的應(yīng)用。本文將對(duì)AD9640進(jìn)行全面的剖析，從其特性、規(guī)格參數(shù)、工作原理到應(yīng)用設(shè)計(jì)等方面進(jìn)行詳細(xì)介紹，希望能為電子工程師們?cè)趯?shí)際設(shè)計(jì)中提供有價(jià)值的參考。

文件下載：AD9640.pdf

產(chǎn)品特性亮點(diǎn)

卓越的性能指標(biāo)

AD9640在信號(hào)處理能力方面表現(xiàn)卓越。在125 MSPS采樣率下，其信噪比（SNR）可達(dá)71.8 dBc（72.8 dBFS）至70 MHz，無(wú)雜散動(dòng)態(tài)范圍（SFDR）為85 dBc至70 MHz；在150 MSPS采樣率時(shí)，SNR為71.6 dBc（72.6 dBFS）至70 MHz，SFDR為84 dBc至70 MHz。同時(shí)，它還具備低功耗的特點(diǎn)，125 MSPS時(shí)功耗為750 mW，150 MSPS時(shí)功耗為820 mW。

豐富的功能特性

• 輸入靈活性：擁有1 V p-p至2 V p-p的靈活模擬輸入范圍，采用650 MHz帶寬的差分模擬輸入，可滿足不同應(yīng)用場(chǎng)景的需求。
• 時(shí)鐘管理：具備整數(shù)1至8的輸入時(shí)鐘分頻器，支持高達(dá)450 MHz的IF采樣頻率，還配備了ADC時(shí)鐘占空比穩(wěn)定器，確保時(shí)鐘信號(hào)的穩(wěn)定性。
• 內(nèi)置功能：集成了ADC電壓基準(zhǔn)、采樣保持輸入、快速檢測(cè)和閾值位、復(fù)合信號(hào)監(jiān)測(cè)等功能，還具備用戶可配置的內(nèi)置自測(cè)試（BIST）能力和節(jié)能的掉電模式。

產(chǎn)品優(yōu)勢(shì)總結(jié)

AD9640的這些特性使其在通信、智能天線系統(tǒng)、通用軟件無(wú)線電等應(yīng)用中具有顯著優(yōu)勢(shì)，能夠?yàn)橄到y(tǒng)設(shè)計(jì)提供高性能、高可靠性的解決方案。

規(guī)格參數(shù)詳解

DC規(guī)格

文檔提供了不同型號(hào)（如AD9640ABCPZ - 80、AD9640BCPZ - 80等）在不同采樣率下的DC規(guī)格參數(shù)，包括分辨率、精度、偏移誤差、增益誤差、差分非線性（DNL）、積分非線性（INL）等。這些參數(shù)反映了ADC在直流特性方面的性能，對(duì)于保證系統(tǒng)的準(zhǔn)確性和穩(wěn)定性至關(guān)重要。

AC規(guī)格

在AC規(guī)格方面，詳細(xì)列出了不同采樣率下的信噪比（SNR）、信噪失真比（SINAD）、有效位數(shù)（ENOB）、諧波失真、無(wú)雜散動(dòng)態(tài)范圍（SFDR）等指標(biāo)。這些參數(shù)體現(xiàn)了ADC在交流信號(hào)處理方面的能力，對(duì)于處理高頻信號(hào)和復(fù)雜信號(hào)具有重要意義。

數(shù)字規(guī)格

數(shù)字規(guī)格部分介紹了差分時(shí)鐘輸入、同步輸入、邏輯輸入和輸出等方面的參數(shù)，包括邏輯兼容性、輸入電壓范圍、輸入電流、輸入電容和電阻等。這些參數(shù)對(duì)于與其他數(shù)字電路的接口設(shè)計(jì)和信號(hào)傳輸具有指導(dǎo)作用。

開(kāi)關(guān)規(guī)格

開(kāi)關(guān)規(guī)格參數(shù)包括時(shí)鐘輸入?yún)?shù)（如輸入時(shí)鐘速率、轉(zhuǎn)換速率、時(shí)鐘周期、脈沖寬度等）和數(shù)據(jù)輸出參數(shù)（如數(shù)據(jù)傳播延遲、DCO傳播延遲、建立時(shí)間、保持時(shí)間等）。這些參數(shù)對(duì)于確定ADC的工作速度和時(shí)序要求至關(guān)重要。

時(shí)序規(guī)格

時(shí)序規(guī)格詳細(xì)說(shuō)明了同步時(shí)序要求、SPI時(shí)序要求和SPORT時(shí)序要求等，為系統(tǒng)設(shè)計(jì)中的時(shí)序匹配和信號(hào)同步提供了重要依據(jù)。

絕對(duì)最大額定值

文檔給出了AD9640的絕對(duì)最大額定值，包括電氣參數(shù)（如電源電壓、輸入電壓等）和環(huán)境參數(shù)（如工作溫度范圍、存儲(chǔ)溫度范圍等）。在設(shè)計(jì)過(guò)程中，必須嚴(yán)格遵守這些額定值，以確保器件的安全和可靠性。

熱特性

熱特性部分介紹了AD9640的熱阻參數(shù)，以及如何通過(guò)合理的PCB布局和散熱設(shè)計(jì)來(lái)提高器件的散熱性能。這對(duì)于保證器件在高溫環(huán)境下的正常工作具有重要意義。

工作原理深入剖析

ADC架構(gòu)

AD9640采用雙前端采樣保持放大器（SHA）和流水線式開(kāi)關(guān)電容ADC架構(gòu)。量化輸出在數(shù)字校正邏輯中組合成最終的14位結(jié)果，流水線架構(gòu)允許各階段并行處理，提高了采樣效率。

模擬輸入考慮

模擬輸入采用差分開(kāi)關(guān)電容SHA，在處理差分輸入信號(hào)時(shí)具有最佳性能。在設(shè)計(jì)時(shí)，需要考慮輸入信號(hào)的源阻抗匹配、采樣電容的充電和建立時(shí)間等因素。同時(shí)，內(nèi)部差分參考緩沖器定義了ADC核心的輸入跨度，用戶可以通過(guò)調(diào)整參考電壓來(lái)改變輸入范圍。

電壓基準(zhǔn)

AD9640內(nèi)置了穩(wěn)定準(zhǔn)確的電壓基準(zhǔn)，用戶可以選擇內(nèi)部參考或外部參考。通過(guò)SENSE引腳可以配置參考模式，不同模式下的參考電壓和差分跨度不同。在使用內(nèi)部參考驅(qū)動(dòng)多個(gè)轉(zhuǎn)換器時(shí)，需要考慮參考的負(fù)載問(wèn)題。

時(shí)鐘輸入考慮

為了獲得最佳性能，AD9640的采樣時(shí)鐘輸入應(yīng)采用差分信號(hào)。時(shí)鐘輸入可以是CMOS、LVDS、LVPECL或正弦波信號(hào)，但時(shí)鐘源的抖動(dòng)是關(guān)鍵因素。文檔介紹了多種時(shí)鐘輸入配置方法，如變壓器耦合、平衡變壓器耦合、差分PECL和LVDS信號(hào)耦合等。同時(shí)，AD9640還具備輸入時(shí)鐘分頻器和占空比穩(wěn)定器，可提高時(shí)鐘信號(hào)的穩(wěn)定性和靈活性。

功耗和待機(jī)模式

AD9640的功耗與采樣率成正比，在CMOS輸出模式下，數(shù)字功耗主要由數(shù)字驅(qū)動(dòng)器的強(qiáng)度和輸出負(fù)載決定。通過(guò)PDWN引腳可以將器件置于掉電模式，此時(shí)功耗僅為2.5 mW。待機(jī)模式允許用戶在需要快速喚醒時(shí)保持內(nèi)部參考電路供電。

數(shù)字輸出

AD9640的輸出驅(qū)動(dòng)器可以配置為與1.8 V至3.3 V CMOS邏輯家族或1.8 V LVDS輸出接口。用戶可以通過(guò)設(shè)置SCLK/DFS引腳選擇輸出數(shù)據(jù)格式（偏移二進(jìn)制或二進(jìn)制補(bǔ)碼）。同時(shí)，器件還具備數(shù)字輸出使能功能，可通過(guò)SMI SDO/OEB引腳或SPI接口控制。

ADC過(guò)范圍和增益控制

在接收器應(yīng)用中，AD9640的快速檢測(cè)功能可以快速檢測(cè)輸入信號(hào)的過(guò)范圍情況，通過(guò)SPI端口可以設(shè)置閾值，實(shí)現(xiàn)靈活的外部增益控制。同時(shí)，還提供了粗上閾值、細(xì)上閾值、細(xì)下閾值、增益增加和增益減少等指標(biāo)，用于精確控制增益切換。

信號(hào)監(jiān)測(cè)

信號(hào)監(jiān)測(cè)模塊可以計(jì)算輸入信號(hào)的均方根（rms）、峰值和超過(guò)閾值的采樣數(shù)，為AGC環(huán)路提供信號(hào)特征信息。用戶可以通過(guò)SPI端口或SPORT輸出讀取信號(hào)監(jiān)測(cè)結(jié)果，還可以設(shè)置監(jiān)測(cè)周期和選擇監(jiān)測(cè)模式（峰值檢測(cè)模式、rms/ms幅度模式、閾值穿越模式）。

內(nèi)置自測(cè)試（BIST）和輸出測(cè)試

AD9640具備內(nèi)置自測(cè)試（BIST）功能，可驗(yàn)證數(shù)字?jǐn)?shù)據(jù)路徑的完整性。同時(shí)，還提供了多種輸出測(cè)試選項(xiàng)，可將可預(yù)測(cè)的值放置在輸出端，方便進(jìn)行板級(jí)調(diào)試。

通道/芯片同步

AD9640的SYNC輸入允許用戶靈活同步內(nèi)部模塊，包括時(shí)鐘分頻器和信號(hào)監(jiān)測(cè)模塊。通過(guò)外部同步信號(hào)，可以確保多個(gè)ADC的采樣時(shí)鐘同步，提高系統(tǒng)的一致性和穩(wěn)定性。

設(shè)計(jì)應(yīng)用指南

電源和接地建議

建議使用兩個(gè)獨(dú)立的1.8 V電源，分別為模擬（AVDD）和數(shù)字（DVDD）供電，以及為數(shù)字輸出（DRVDD）供電。AVDD和DVDD應(yīng)通過(guò)鐵氧體磁珠或濾波器扼流圈和獨(dú)立的去耦電容進(jìn)行隔離，去耦電容應(yīng)靠近PCB板上的電源入口和器件引腳。同時(shí)，使用單個(gè)PCB接地平面可以實(shí)現(xiàn)最佳性能。

LVDS操作

AD9640上電默認(rèn)采用CMOS輸出模式，若需要LVDS操作，需在電源上電后通過(guò)SPI配置寄存器進(jìn)行編程。為避免上電時(shí)DRVDD電流過(guò)高，可以在電源上電時(shí)將OEB引腳置高，待器件進(jìn)入LVDS模式后再將OEB引腳置低。

暴露焊盤熱散熱片建議

為了獲得最佳的電氣和熱性能，必須將ADC底部的暴露焊盤連接到模擬地（AGND）。PCB上應(yīng)使用連續(xù)的、暴露的（無(wú)焊料掩膜）銅平面與AD9640的暴露焊盤匹配，并通過(guò)多個(gè)過(guò)孔實(shí)現(xiàn)最低的電阻熱路徑。同時(shí)，使用絲印將銅平面劃分為多個(gè)均勻的部分，可提高ADC與PCB之間的覆蓋率和附著力。

CML和RBIAS引腳

CML引腳應(yīng)通過(guò)0.1 μF電容接地，RBIAS引腳應(yīng)連接一個(gè)10 kΩ電阻到地，該電阻應(yīng)具有至少1%的公差，用于設(shè)置ADC核心的主電流參考。

參考去耦

VREF引腳應(yīng)通過(guò)一個(gè)低ESR的1.0 μF電容和一個(gè)0.1 μF的陶瓷低ESR電容并聯(lián)接地，以確保參考電壓的穩(wěn)定性。

SPI端口

SPI端口在轉(zhuǎn)換器需要全動(dòng)態(tài)性能時(shí)不應(yīng)處于活動(dòng)狀態(tài)，因?yàn)镾CLK、CSB和SDIO信號(hào)通常與ADC時(shí)鐘異步，這些信號(hào)的噪聲可能會(huì)降低轉(zhuǎn)換器的性能。如果板上的SPI總線用于其他設(shè)備，可能需要在該總線和AD9640之間提供緩沖器，以避免這些信號(hào)在關(guān)鍵采樣期間在轉(zhuǎn)換器輸入處轉(zhuǎn)換。

總結(jié)與展望

AD9640作為一款高性能的雙路ADC，具有卓越的性能指標(biāo)、豐富的功能特性和靈活的設(shè)計(jì)選項(xiàng)。在實(shí)際應(yīng)用中，電子工程師們可以根據(jù)具體需求，合理選擇器件的工作模式和參數(shù)，通過(guò)優(yōu)化PCB布局和電源設(shè)計(jì)，充分發(fā)揮AD9640的優(yōu)勢(shì)，為通信、智能天線、軟件無(wú)線電等領(lǐng)域的系統(tǒng)設(shè)計(jì)提供高性能的解決方案。隨著技術(shù)的不斷發(fā)展，相信AD9640將在更多的應(yīng)用場(chǎng)景中發(fā)揮重要作用，為電子行業(yè)的發(fā)展做出更大的貢獻(xiàn)。

你在使用AD9640的過(guò)程中遇到過(guò)哪些問(wèn)題？或者你對(duì)它的哪些特性最感興趣？歡迎在評(píng)論區(qū)留言分享。