chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA學(xué)習(xí)系列:38. 電子琴的設(shè)計(jì)

FPGA學(xué)習(xí)交流 ? 2018-09-26 12:51 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

設(shè)計(jì)背景:

FPGA的學(xué)習(xí)也算是是一種日積月累才能有成就的過(guò)程,前面我們學(xué)習(xí)了各個(gè)模塊,各個(gè)芯片的配置等等,之后筆者通過(guò)兩個(gè)簡(jiǎn)單的例子來(lái)讓大家去系統(tǒng)的學(xué)習(xí)和認(rèn)識(shí)FPGA。所學(xué)習(xí)的電子琴設(shè)計(jì)也算是一次簡(jiǎn)單的各個(gè)模塊的聯(lián)系調(diào)用的一個(gè)過(guò)程,對(duì)以后工作中的學(xué)習(xí)有很好的幫助。

設(shè)計(jì)原理:

本次的設(shè)計(jì)主要是通過(guò)控制ps2鍵盤來(lái)使蜂鳴器發(fā)出哆來(lái)咪法嗦拉西7種音來(lái),音符主要又高低音等等,本設(shè)計(jì)只選擇發(fā)出高音的多來(lái)咪發(fā)嗦啦西。本設(shè)計(jì)中還用到了VGA的設(shè)計(jì),通過(guò)VGA來(lái)在顯示屏上畫出如下圖的黑白的電子琴鍵:


當(dāng)按下多來(lái)咪發(fā)嗦啦西時(shí),對(duì)應(yīng)的鍵值變顏色表示按下,不變色表示不按下,顏色自己可以調(diào)節(jié),但是琴的按鍵必須為黑白色來(lái)顯示出來(lái)。

當(dāng)按下按鍵的時(shí)候,蜂鳴器來(lái)鳴響對(duì)應(yīng)時(shí)間的音符,本設(shè)計(jì)蜂鳴器響的時(shí)間為0.25S一個(gè)音符持續(xù)的時(shí)間。

本次設(shè)計(jì)用到的PS2和VGA的設(shè)計(jì)原理筆者在這里就不過(guò)多的介紹了,不明白的可以翻看前面發(fā)的文檔內(nèi)容。

在本設(shè)計(jì)中介紹蜂鳴器的使用和各音符發(fā)聲的頻率大小。本設(shè)計(jì)用的是無(wú)源蜂鳴器,原理圖如下:

image.png

由于FPGA的驅(qū)動(dòng)能力不夠,我們添加了一個(gè)三極管來(lái)驅(qū)動(dòng)這個(gè)無(wú)源蜂鳴器,而無(wú)源蜂鳴器的主要特點(diǎn)是內(nèi)部不帶振蕩源,所以如果使用直流信號(hào)是無(wú)法使無(wú)源蜂鳴器鳴叫的,必須使用方波去驅(qū)動(dòng)它。

現(xiàn)在我們明白了,只要往蜂鳴器發(fā)送一定頻率的方波,就可以使得蜂鳴器發(fā)出聲音,然后現(xiàn)在的問題是,我們究竟要往蜂鳴器發(fā)送什么頻率的方波信號(hào)呢?具體的頻率可以查看下圖:

現(xiàn)在我們知道了如何讓蜂鳴器響起,又知道發(fā)送什么頻率可以讓蜂鳴器響起什么的聲音,所以我相信我們已經(jīng)有能力讓蜂鳴器響起我們需要的音樂了。

image.png


設(shè)計(jì)架構(gòu)圖:

image.png

設(shè)計(jì)代碼:

頂層模塊

0modulemusic_ps2(clk,rst_n,hs,vs,r_g_b,ps2_clk,ps2_data,beep);

1

2 inputclk;

3 inputrst_n;

4

5 outpuths;

6 outputvs;

7 output[7:0]r_g_b;

8 outputbeep;

9

10 inputps2_clk;

11 inputps2_data;

12

13 wireflag;

14 wire[7:0]data,data_n;

15 wireclk_1M;

16

17

18 frenp frep_dut(

19 .clk(clk),

20 .rst_n(rst_n),

21 .clk_1M(clk_1M)

22 );

23

24 ps2_rec rec_dut(

25 .clk(clk_1M),

26 .rst_n(rst_n),

27 .ps2_clk(ps2_clk),

28 .ps2_data(ps2_data),

29 .flag(flag),

30 .data(data)

31 );

32

33 decode decode_dut(

34 .clk(clk_1M),

35 .rst_n(rst_n),

36 .flag(flag),

37 .data(data),

38 .data_n(data_n)

39 );

40

41 music music_dut(

42 .clk(clk_1M),

43 .rst_n(rst_n),

44 .data_n(data_n),

45 .beep(beep)

46 );

47

48 vga vga_dut(

49 .clk(clk),

50 .rst_n(rst_n),

51 .hs(hs),

52 .vs(vs),

53 .r_g_b(r_g_b),

54 .data_n(data_n)

55 );

56

57endmodule

蜂鳴器模塊

0modulemusic(clk,rst_n,data_n,beep);端口列表

1

2 inputclk;

3 inputrst_n;

4 input[7:0]data_n;//輸入的鍵值

5 outputregbeep;//蜂鳴器

6

7 reg[10:0]music_data;

8 wire[10:0]data;

9

10 always@(posedgeclk)

11 if(!rst_n)

12 begin

13 music_data <=0;

14 end

15 else

16 case(data_n)

17 1 : music_data <=478;//蜂鳴器的高音1

18 2 : music_data <=425; //蜂鳴器的高音2

19 3 : music_data <=379; //蜂鳴器的高音3

20 4 : music_data <=358;//蜂鳴器的高音4

21

22 5 : music_data <=319; //蜂鳴器的高音5

23 6 : music_data <=284; //蜂鳴器的高音6

24 7 : music_data <=253; //蜂鳴器的高音7

25 default:music_data <=0;

26 endcase

27

28

29 reg[20:0]count,cnt;

30

31 always@(posedgeclk)

32 if(!rst_n &&!data_n)

33 begin

34 count <=0;

35 end

36 else

37 if(count <250_000-1)

38 begin

39 count <=count +1;

40 end

41 else

42 begin

43 count <=0;

44 end

45

46 //計(jì)數(shù)0.25S的時(shí)間

47 assigndata =(count ==250_000-1)?music_data :data;

48

49 always@(posedgeclk)

50 if(!rst_n)

51 begin

52 cnt <=1;

53 beep <=0;

54 end

55 else

56 if(data ==0)//控制蜂鳴器不響

57 begin

58 cnt <=1;

59 beep <=0;

60 end

61 elseif(cnt <data)//計(jì)數(shù)對(duì)應(yīng)的頻率

62 begin

63 cnt <=cnt +1;

64 end

65 else

66 begin

67 cnt <=1;//蜂鳴器響

68 beep <=~beep;

69 end

70

71

72

73endmodule

代碼驗(yàn)證正確無(wú)誤,筆者在這邊就不過(guò)多的驗(yàn)證,大家可以自主的補(bǔ)全代碼,后續(xù)代碼會(huì)在論壇中發(fā)出來(lái)供大家參考個(gè)學(xué)習(xí)。


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1650

    文章

    22217

    瀏覽量

    627985
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    FPGA在機(jī)器學(xué)習(xí)中的具體應(yīng)用

    隨著機(jī)器學(xué)習(xí)和人工智能技術(shù)的迅猛發(fā)展,傳統(tǒng)的中央處理單元(CPU)和圖形處理單元(GPU)已經(jīng)無(wú)法滿足高效處理大規(guī)模數(shù)據(jù)和復(fù)雜模型的需求。FPGA(現(xiàn)場(chǎng)可編程門陣列)作為一種靈活且高效的硬件加速平臺(tái)
    的頭像 發(fā)表于 07-16 15:34 ?2369次閱讀

    DS28E38 adi

    電子發(fā)燒友網(wǎng)為你提供ADI(ADI)DS28E38相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊(cè),更有DS28E38的引腳圖、接線圖、封裝手冊(cè)、中文資料、英文資料,DS28E38真值表,DS28E
    發(fā)表于 03-10 18:55
    DS28E<b class='flag-5'>38</b> adi

    38-1 FCO-3C-LE√

    電子發(fā)燒友網(wǎng)站提供《38-1 FCO-3C-LE√.pdf》資料免費(fèi)下載
    發(fā)表于 02-27 14:50 ?0次下載

    【國(guó)產(chǎn)FPGA入學(xué)必備】刀劍在鞘,兵器先藏 | 盤古676系列國(guó)產(chǎn)FPGA開發(fā)板

    刀劍在鞘,兵器先藏 ,AI時(shí)代如何立足,首先有過(guò)硬的本領(lǐng)和趁手的兵器,給FPGA工程師安利一款趁手的國(guó)產(chǎn)FPGA開發(fā)板盤古676系列...... 盤古676系列開發(fā)板共有2款板卡:盤古
    發(fā)表于 02-20 15:38

    flash MP3語(yǔ)音IC芯片廠介紹兒童電子琴智能語(yǔ)音方案

    現(xiàn)在兒童樂器都會(huì)配各種音效,這些語(yǔ)音方案是如何實(shí)現(xiàn)的呢,是使用了什么語(yǔ)音ic芯片呢,今天語(yǔ)音ic公司九芯電子給大家說(shuō)一說(shuō)N9300兒童樂器方案。兒童電子琴智能語(yǔ)音方案主要依賴于特定的語(yǔ)音芯片,?如
    的頭像 發(fā)表于 02-07 18:31 ?684次閱讀
    flash MP3語(yǔ)音IC芯片廠介紹兒童<b class='flag-5'>電子琴</b>智能語(yǔ)音方案

    基于FPGA電子琴設(shè)計(jì)

    過(guò)簡(jiǎn)單的例子來(lái)讓大家去系統(tǒng)的學(xué)習(xí)和認(rèn)識(shí)FPGA。本次的電子琴設(shè)計(jì)也算是一次簡(jiǎn)單的各個(gè)模塊的聯(lián)系調(diào)用的一個(gè)過(guò)程,也可以幫助各位去加深理解,多動(dòng)手,熟練掌握會(huì)有意想不到的效果。
    的頭像 發(fā)表于 01-20 14:07 ?1130次閱讀
    基于<b class='flag-5'>FPGA</b>的<b class='flag-5'>電子琴</b>設(shè)計(jì)

    DAC38J84 SYSREF的時(shí)鐘頻率如何確定?

    最近在使用JESD204B協(xié)議,遇到一下問題。我使用的是FPGA與DAC38J84。 1:有關(guān)SYSREF時(shí)鐘問題,DAC的時(shí)鐘為1.2GHz, FPGA中JESD204B IP核配置為發(fā)射
    發(fā)表于 01-06 08:08

    DAC38J84使用JESD與FPGA對(duì)連,CGS階段過(guò)不去怎么解決?

    DAC使用DAC38J84,FPGA使用Xilinx ZYNQ7045。 只想使用DAC輸出的A-Channal輸出,LMF配置的是841,實(shí)際上DAC與FPGA只有4條LANE連接在一起 在
    發(fā)表于 12-27 06:03

    躍昉科技亮相2024澳青年創(chuàng)新創(chuàng)業(yè)發(fā)展大會(huì)

    近日,“相約澳 青創(chuàng)未來(lái)”2024澳青年創(chuàng)新創(chuàng)業(yè)發(fā)展大會(huì)在橫琴粵澳深度合作區(qū)星享·橫琴天沐酒店隆重舉行,珠海大橫琴集團(tuán)有限公司在大會(huì)上首次發(fā)布“澳青創(chuàng) 生生不息”創(chuàng)新創(chuàng)業(yè)生態(tài)體系,聚焦
    的頭像 發(fā)表于 12-10 14:41 ?870次閱讀

    dac38j82 IOUTx為什么沒有波形輸出?

    DAC使用DAC38J82,FPGA使用Xilinx XC7VX690T。 DAC設(shè)置為dual dac,LMFS配置的是8212,DAC與FPGA有8條LANE連接在一起 dacclk為
    發(fā)表于 12-06 07:19

    ED6H系列FPGA口袋實(shí)驗(yàn)室

    01.產(chǎn)品概述ED6H系列FPGA口袋實(shí)驗(yàn)室是中科億海微自主研發(fā)的基于“FPGA在線教學(xué)平臺(tái)”的教學(xué)實(shí)踐工具,專為高校電子相關(guān)專業(yè)師生打造,旨在為高校師生創(chuàng)造更具創(chuàng)新性與高效性的教學(xué)場(chǎng)
    的頭像 發(fā)表于 12-05 01:02 ?1215次閱讀
    ED6H<b class='flag-5'>系列</b><b class='flag-5'>FPGA</b>口袋實(shí)驗(yàn)室

    做了一個(gè)具有dac38rf82芯片的電路板,dac38rf82輸出為0是怎么回事?

    你好,我們做了一個(gè)具有dac38rf82芯片的電路板,時(shí)鐘芯片用的LMK04828。目前,我們根據(jù)官網(wǎng)軟件(DAC38RF8x EVM GUI)日志里面的寄存器值對(duì)芯片進(jìn)行快速配置,目前FPGA
    發(fā)表于 11-29 16:36

    鼎盛合:智能咖啡電子秤方案芯片DSH38P89

    中,DSH38P89 以其卓越的性能和創(chuàng)新的功能,為咖啡電子秤方案帶來(lái)了全新的可能性。 一、DSH38P89 芯片的獨(dú)特之處 高精度測(cè)量與穩(wěn)定性 DSH38P89 芯片采用了先進(jìn)的傳感
    的頭像 發(fā)表于 11-29 14:20 ?824次閱讀

    請(qǐng)問DAC38J82如何開啟NRZ輸出模式?

    我在使用DAC38J82EVM時(shí)在FPGA上使用dds產(chǎn)生了一個(gè)正弦波并輸出,示波器測(cè)量波形如下: 理論上應(yīng)該是平滑波形,但實(shí)際上輸出一個(gè)點(diǎn)后就會(huì)回落,這似乎是處于RZ輸出模式下,請(qǐng)問如何開啟NRZ模式平滑輸出? 謝謝
    發(fā)表于 11-25 08:09

    Xilinx 7系列FPGA PCIe Gen3的應(yīng)用接口及特性

    Xilinx7系列FPGA集成了新一代PCI Express集成塊,支持8.0Gb/s數(shù)據(jù)速率的PCI Express 3.0。本文介紹了7系列FPGA PCIe Gen3的應(yīng)用接口及
    的頭像 發(fā)表于 11-05 15:45 ?4203次閱讀
    Xilinx 7<b class='flag-5'>系列</b><b class='flag-5'>FPGA</b> PCIe Gen3的應(yīng)用接口及特性