IDT80KSBR201：高速串行緩沖器的卓越之選

在電子設(shè)計(jì)領(lǐng)域，高速數(shù)據(jù)處理和緩沖需求日益增長(zhǎng)。IDT80KSBR201作為一款高性能的串行緩沖器（SerB），為Serial RapidIO（sRIO）系統(tǒng)提供了出色的解決方案。今天，我們就來(lái)深入了解這款產(chǎn)品。

文件下載：80KSBR201BRI.pdf

一、設(shè)備概述

IDT80KSBR201是一款高速串行緩沖器，能夠連接多達(dá)兩個(gè)高速Serial RapidIO接口。它可以與任何sRIO設(shè)備協(xié)同工作，尤其適用于IDT預(yù)處理交換機(jī)（PPS）IDT70K2000。該設(shè)備在各種應(yīng)用中可實(shí)現(xiàn)數(shù)據(jù)的緩沖、卸載以及數(shù)據(jù)樣本的緩沖延遲。它既可以作為從設(shè)備，等待其他設(shè)備讀取數(shù)據(jù)，也可以作為主設(shè)備，在滿足特定條件時(shí)將數(shù)據(jù)寫入指定位置。這種存儲(chǔ)和靈活性的結(jié)合，使其成為sRIO系統(tǒng)的理想緩沖解決方案。

二、產(chǎn)品特性

1. 接口豐富

• 兩個(gè)獨(dú)立的Serial RapidIO端口：支持部分橋接功能，包括sRIO到sRIO、sRIO到并行、并行到sRIO的轉(zhuǎn)換。
• 并行端口：支持可選的外部微處理器或FPGA，支持QDRII突發(fā)2接口，支持?jǐn)?shù)據(jù)包或原始數(shù)據(jù)格式。
• I2C接口端口：一個(gè)I2C端口用于維護(hù)和錯(cuò)誤報(bào)告。
• JTAG接口：具備JTAG功能，用于邊界掃描和編程。

2. 可配置性強(qiáng)

• 可配置隊(duì)列和大小：支持單/雙端口緩沖，可選外部QDR SRAM，最大可達(dá)288 Mbit。
• 無(wú)縫集成內(nèi)外存：內(nèi)部和外部?jī)?nèi)存可作為單個(gè)緩沖區(qū)工作，并提供組合內(nèi)存的狀態(tài)標(biāo)志，如滿、空、部分空、部分滿等。
• 可選水印功能：串行緩沖器可以在特定的數(shù)據(jù)包計(jì)數(shù)或字節(jié)計(jì)數(shù)時(shí)發(fā)送標(biāo)志或傳輸數(shù)據(jù)。

3. 高速性能

• Serial RapidIO接口：一個(gè)四位（x4）鏈路，可配置為一位（x1）鏈路，端口速度可選3.125 Gbps、2.5 Gbps或1.25 Gbps，支持短距離或長(zhǎng)距離傳輸，支持標(biāo)準(zhǔn)和增強(qiáng)端口操作，符合sRIO 1.3版本，為1+類端點(diǎn)設(shè)備。
• 高吞吐量：可達(dá)10 Gbps，采用高速CMOS技術(shù)，1.2V核心操作，3.3/2.5V JTAG接口。

4. 封裝規(guī)格

采用484引腳塑料球柵陣列封裝，尺寸為23mm x 23mm，球間距為1.0mm。

三、功能描述

IDT80KSBR201擁有高達(dá)18Mbits的片上內(nèi)存，并可通過外部連接一個(gè)QDRII SRAM進(jìn)行擴(kuò)展，使總緩沖容量達(dá)到90Mbits。它完全符合sRIO 1.3規(guī)范，是1+類端點(diǎn)設(shè)備。該設(shè)備可作為主設(shè)備或從設(shè)備運(yùn)行。作為主設(shè)備，它能接收數(shù)據(jù)，并在達(dá)到預(yù)編程的水位（數(shù)據(jù)包或字節(jié)數(shù)）時(shí)，將數(shù)據(jù)包或狀態(tài)發(fā)送到指定位置；作為從設(shè)備，它將響應(yīng)其他設(shè)備的請(qǐng)求提供數(shù)據(jù)。

對(duì)于需要更大緩沖區(qū)的應(yīng)用，可通過并行端口連接額外的72Mbits QDR SRAM。串行緩沖器會(huì)將這兩個(gè)內(nèi)存無(wú)縫連接，形成一個(gè)90 Mbit的大緩沖內(nèi)存。QDR SRAM接口運(yùn)行速度為155MHz，可使用低成本內(nèi)存，同時(shí)便于電路板布局。設(shè)備的數(shù)據(jù)速率仍支持高達(dá)10Gbits/s（OC - 192）的吞吐量，以保持與sRIO四通道的完全兼容。

設(shè)備為寫入和讀取操作分別提供了滿標(biāo)志和空標(biāo)志狀態(tài)，還提供了可編程的幾乎滿和幾乎空標(biāo)志。它被配置為一個(gè)包含全部?jī)?nèi)部?jī)?nèi)存和可能的外部?jī)?nèi)存的單隊(duì)列，將全部?jī)?nèi)存視為一個(gè)單一的內(nèi)存塊。這些標(biāo)志可從串行端口、I2C或JTAG端口讀取，并且可以配置主動(dòng)標(biāo)志，在標(biāo)志設(shè)置時(shí)發(fā)送門鈴信號(hào)和/或改變中斷引腳。此外，除了滿和空標(biāo)志外，還提供了與達(dá)到水印相關(guān)的標(biāo)志。

SerB在多個(gè)端口激活時(shí)，能夠在選定的協(xié)議之間進(jìn)行轉(zhuǎn)換。它提供了一個(gè)3.3V的JTAG測(cè)試端口，具有符合IEEE 1149.1標(biāo)準(zhǔn)測(cè)試訪問端口和邊界掃描架構(gòu)的全功能邊界掃描特性，也可通過JTAG端口進(jìn)行編程。還有一個(gè)I2C處理器端口，用于從配置寄存器編程和檢索信息。與使用并行接口的等效FIFO存儲(chǔ)設(shè)備相比，SerB是一個(gè)低引腳數(shù)設(shè)備，高速串行接口減少了引腳數(shù)量。

四、應(yīng)用場(chǎng)景

1. 預(yù)處理交換機(jī)數(shù)據(jù)存儲(chǔ)

這是SerB的主要應(yīng)用場(chǎng)景，用于使用IDT預(yù)處理交換機(jī)（PPS）的基站。SerB作為存儲(chǔ)設(shè)備，接收PPS傳遞的大量數(shù)據(jù)。SerB的S - Port 1連接到PPS的4x端口之一，PPS將大約10ms的數(shù)據(jù)傳遞給SerB，然后SerB將數(shù)據(jù)以多播形式傳回PPS。預(yù)計(jì)數(shù)據(jù)流將保持恒定，始終有10ms（或其他指定數(shù)量）的數(shù)據(jù)存儲(chǔ)在SerB中?；纠眠@些數(shù)據(jù)進(jìn)行樣本散射（降噪）以及控制和數(shù)據(jù)包的對(duì)齊。

2. FPGA卸載設(shè)備

SerB可直接連接到FPGA，充當(dāng)FIFO。此應(yīng)用可能使用或不使用額外的外部?jī)?nèi)存。由于大多數(shù)FPGA會(huì)避免不必要的智能處理，SerB必須能夠接受簡(jiǎn)單命令，且開銷較小。

3. 兩個(gè)總線之間的緩沖

SerB可作為兩個(gè)總線之間的緩沖器，數(shù)據(jù)可以直接從一個(gè)端口傳遞到另一個(gè)端口，也可以將進(jìn)入一個(gè)端口的數(shù)據(jù)反饋到同一端口。SerB可以被編程為主動(dòng)或被動(dòng)設(shè)備。作為主動(dòng)設(shè)備，當(dāng)接收到完整數(shù)據(jù)包時(shí)，會(huì)立即嘗試將數(shù)據(jù)發(fā)送到最終目的地；作為被動(dòng)設(shè)備，會(huì)接收數(shù)據(jù)并響應(yīng)任何端口的請(qǐng)求，但所有接收到的數(shù)據(jù)將被存儲(chǔ)，直到目標(biāo)端口請(qǐng)求傳輸。

4. sRIO轉(zhuǎn)換

SerB的轉(zhuǎn)換能力主要通過在兩種協(xié)議中讀寫內(nèi)存來(lái)實(shí)現(xiàn)。當(dāng)從sRIO轉(zhuǎn)換到精簡(jiǎn)協(xié)議時(shí)，sRIO端口將數(shù)據(jù)傳遞到內(nèi)存，然后通過精簡(jiǎn)端口輸出；反之亦然。例如，sRIO設(shè)備發(fā)起的命令會(huì)被SerB接收、解釋并直接傳遞給FPGA，同時(shí)SerB會(huì)向sRIO設(shè)備返回接收收據(jù)。FPGA也可以作為發(fā)起者，將數(shù)據(jù)包發(fā)送給SerB，SerB解釋命令并將適當(dāng)?shù)拿?數(shù)據(jù)轉(zhuǎn)發(fā)給sRIO設(shè)備。

五、總結(jié)

IDT80KSBR201憑借其豐富的接口、強(qiáng)大的可配置性、高速的性能以及多樣化的應(yīng)用場(chǎng)景，為電子工程師在sRIO系統(tǒng)設(shè)計(jì)中提供了一個(gè)可靠且靈活的選擇。在實(shí)際應(yīng)用中，我們可以根據(jù)具體需求合理配置設(shè)備，以實(shí)現(xiàn)最佳的性能和功能。大家在使用這款產(chǎn)品時(shí)，是否也遇到過一些有趣的問題或有獨(dú)特的應(yīng)用經(jīng)驗(yàn)?zāi)?？歡迎在評(píng)論區(qū)分享。