引 言

隨著消費(fèi)類電子，如MP3、3G手機(jī)、視頻終端以及寬帶無線網(wǎng)絡(luò)的普及，對(duì)大容量存儲(chǔ)設(shè)備的需求越來越強(qiáng)烈。傳統(tǒng)的SRAM、SDRAM以及DDR SDRAM等存儲(chǔ)設(shè)備的價(jià)格與容量比，遠(yuǎn)遠(yuǎn)比硬盤高；光存儲(chǔ)設(shè)備雖然更加廉價(jià)，但是在便攜性上卻遠(yuǎn)遜于硬盤解決方案。現(xiàn)在硬盤廠商提供了各種適用于不同用途的廉價(jià)海量存儲(chǔ)設(shè)備，如1 in（英寸）的微硬盤可以應(yīng)用于各種小巧的便攜設(shè)備中，2．5in硬盤可以應(yīng)用于筆記本和移動(dòng)存儲(chǔ)中，3．5in硬盤可以應(yīng)用于個(gè)人PC和工業(yè)自動(dòng)化中等等。

目前，硬盤支持的最為廣泛的IDE接口協(xié)議中，規(guī)定了PIO、DMA以及Ultra DMA三種數(shù)據(jù)傳輸模式，其傳輸速率PIO《多字DMA《Ultra DMA，如表1所列。隨著各種多媒體應(yīng)用的廣泛普及，各種設(shè)備不但要求擁有海量存儲(chǔ)能力，在完成各種實(shí)時(shí)業(yè)務(wù)時(shí)對(duì)數(shù)據(jù)的傳輸速率也提出了嚴(yán)格的要求。

現(xiàn)階段的設(shè)計(jì)研究主要集中于單邊沿鎖存數(shù)據(jù)的PIO和DMA傳輸模式。大多數(shù)設(shè)計(jì)主要用PIO模式完成控制命令的寫入和讀取操作，采用DMA數(shù)據(jù)傳輸模式進(jìn)行直接內(nèi)存讀取操作，提高數(shù)據(jù)傳輸?shù)乃俾?。如果在相同系統(tǒng)中使用Ultra DMA數(shù)據(jù)傳輸模式，則可以在不提高系統(tǒng)時(shí)鐘頻率的基礎(chǔ)上，將系統(tǒng)數(shù)據(jù)傳輸速率提高l倍，極大地改善了系統(tǒng)性能，而不需要付出更多的硬件資源。因而硬盤的Ultra DMA數(shù)據(jù)傳輸方式在工業(yè)自動(dòng)化、Internet網(wǎng)絡(luò)、消費(fèi)類電子和各種嵌入式系統(tǒng)中的需求會(huì)不斷增加，有著很好的商業(yè)前景。

1 Nios系統(tǒng)介紹

該設(shè)計(jì)是在Altera公司推出的Nios嵌入式系統(tǒng)的平臺(tái)上，設(shè)計(jì)可以通過Ultra DMA數(shù)據(jù)傳輸方式進(jìn)行高速硬盤讀寫的接口模塊，并開發(fā)出相應(yīng)的IP核。

1.1 Nios系統(tǒng)結(jié)構(gòu)

Nios嵌入式處理器系統(tǒng)通常由N1os處理器、Avalon交換結(jié)構(gòu)總線和各種外圍設(shè)備（存儲(chǔ)、接口及功能模塊）的IP核三部分構(gòu)成。Altera的SOPC Builder系統(tǒng)開發(fā)工具可以自動(dòng)生成這些組件以及連接它們的總線。

Nios處理器是32位結(jié)構(gòu)可配置并包含五級(jí)流水線的通用RISC微處理器，采用改進(jìn)的哈佛存儲(chǔ)器結(jié)構(gòu)；處理器帶有分離的數(shù)據(jù)和程序存儲(chǔ)器總線控制，具備高速緩存、中斷處理功能。與傳統(tǒng)處理器相比，Nios指令系統(tǒng)可通過自定義指令和標(biāo)準(zhǔn)處理器選項(xiàng)，利用硬件來明顯提高系統(tǒng)性能。

Avalon交換結(jié)構(gòu)總線是Altera開發(fā)的用于Nios嵌入式處理器的參數(shù)化接口總線，由l組預(yù)定義的信號(hào)組成，用這些信號(hào)可以連接1個(gè)或多個(gè)IP模塊。Altera的S0PC Builder系統(tǒng)開發(fā)工具自動(dòng)地產(chǎn)生Avalon交換結(jié)構(gòu)總線邏輯，其實(shí)現(xiàn)只需要極少的FPGA資源，提供完全同步的操作。

Nios嵌入式處理器系統(tǒng)中的各種存儲(chǔ)模塊、接口模塊和功能模塊等都在Altera的標(biāo)準(zhǔn)外圍設(shè)備庫中以IP核的方式提供使用，或是由用戶自行設(shè)計(jì)添加到庫中，以IP模塊的方式在系統(tǒng)中復(fù)用。

實(shí)現(xiàn)硬盤高速訪問功能模塊的設(shè)計(jì)，實(shí)際上是在設(shè)計(jì)一個(gè)完整的IP模塊，再在Altera提供的SOPC Builder開發(fā)環(huán)境的設(shè)備庫中集成該IP核，以達(dá)到設(shè)計(jì)的目的。

1.2采用Nlos軟核處理器構(gòu)建系統(tǒng)的原因

①與其他的實(shí)現(xiàn)方式相比有著更好的性能價(jià)格比。最常見的硬盤讀取控制和數(shù)據(jù)傳輸方式是通過單片機(jī)或是DSP來實(shí)現(xiàn)的，使用單片機(jī)或DSP中的PIO接口可以很方便地完成單邊沿鎖存數(shù)據(jù)的硬盤PIO和DMA數(shù)據(jù)傳輸方式，但在實(shí)現(xiàn)雙邊沿鎖存數(shù)據(jù)的Ultra DMA傳輸方式時(shí)，必須在單片機(jī)和DSP芯片外添加額外的FPGA芯片，完成Ultra DMA雙邊沿鎖存數(shù)據(jù)到單邊沿鎖存數(shù)據(jù)的轉(zhuǎn)換，增加了系統(tǒng)設(shè)計(jì)的成本和復(fù)雜性。而采用Nios軟核處理器完成與硬盤的Ultra DMA傳輸方式時(shí)，不需要添加任何額外的芯片，僅使用FPGA內(nèi)的其他資源就可以方便地實(shí)現(xiàn)雙邊沿到單邊沿的轉(zhuǎn)換工作。

②與傳統(tǒng)的單片機(jī)或DSP實(shí)現(xiàn)方式相比，Nios嵌入式系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)更加簡單。從性能上來說，Nios軟核處理器與ARM、Intel等的CPU處于同一級(jí)別，都能夠滿足設(shè)計(jì)的需要，即使是復(fù)雜邏輯系統(tǒng)的設(shè)計(jì)也可以在一片Cyclone或是StratiX芯片上實(shí)現(xiàn)全部功能。而且通過使用Altera公司提供的SOPC Builder開發(fā)工具，在IP復(fù)用的基礎(chǔ)上可以快速開發(fā)出完整的系統(tǒng)解決方案。

③與傳統(tǒng)的單片機(jī)或DSP實(shí)現(xiàn)方式相比，Nios嵌入式系統(tǒng)的可擴(kuò)展性更好。單片機(jī)或DSP內(nèi)的資源是硬件廠商固化在芯片內(nèi)的，用戶不可能自行添加或刪減，在設(shè)計(jì)時(shí)的靈活性受到器件本身的限制；而Nios軟核處理器的所有資源都可以任意地添加或刪減，只需最終通過電纜下載到FPGA芯片內(nèi)就可定制出整個(gè)系統(tǒng)的功能。因而在基于Nios的系統(tǒng)設(shè)計(jì)中，通過對(duì)設(shè)計(jì)文件的修改就可以很方便地進(jìn)行系統(tǒng)功能的擴(kuò)展。

2 系統(tǒng)的硬件實(shí)現(xiàn)

硬件部分由Nios嵌入式系統(tǒng)、Nios與硬盤的接口模塊和其他外圍接口電路三部分組成，如圖1所示。其中設(shè)計(jì)的核心部分是Nios系統(tǒng)與硬盤接口模塊的IP核設(shè)計(jì)，主要完成數(shù)據(jù)傳輸模式的轉(zhuǎn)換，以及對(duì)硬盤的控制與操作兩部分任務(wù)。Nios嵌入式處理器系統(tǒng)的任務(wù)是進(jìn)行整體控制與協(xié)調(diào)，并對(duì)數(shù)據(jù)進(jìn)行處理和暫存；外圍接口電路主要用來擴(kuò)充系統(tǒng)的功能，擴(kuò)大系統(tǒng)的適用范圍。

Nios嵌入式處理器系統(tǒng)由Nios嵌入式處理器、DMA控制器、數(shù)據(jù)存儲(chǔ)區(qū)SDRAM、程序存儲(chǔ)區(qū)F1ash和Avalon總線構(gòu)成。其中DMA控制器用于實(shí)現(xiàn)兩個(gè)存儲(chǔ)器之間，或者存儲(chǔ)器和外設(shè)之間，或者是兩個(gè)外設(shè)之間的直接數(shù)據(jù)傳輸。DMA模塊用于連接支持流模式傳輸?shù)耐庠O(shè)，并允許定長或變長的數(shù)據(jù)傳輸，而不需要CPU的干涉。在Ultra DMA數(shù)據(jù)傳輸?shù)倪^程中，可以一次性傳輸最多256個(gè)扇區(qū)的數(shù)據(jù)，所以在系統(tǒng)中使用DMA控制器可以方便地在硬盤與系統(tǒng)中各種支持流傳輸模式的設(shè)備之間建立直通連接，提高系統(tǒng)的數(shù)據(jù)傳輸效率。

外圍接口電路主要用于系統(tǒng)功能的擴(kuò)充，如Internet接口可以使系統(tǒng)方便地接人到網(wǎng)絡(luò)中提供諸如音樂或視頻下載、信息共享等服務(wù)；串口用于與計(jì)算機(jī)或其他設(shè)備的互連；VGA接口用于視頻信號(hào)的輸出，在系統(tǒng)外部顯示圖像等等。

硬盤接口部分主要由接口控制邏輯、Avalon總線接口、FIFO和硬盤IDE接口4部分組成。其中接口控制邏輯部分用于對(duì)Nios處理器的指令進(jìn)行譯碼并執(zhí)行相應(yīng)的操作，控制Ultra DMA傳輸時(shí)的握手和控制信號(hào)的產(chǎn)生，協(xié)調(diào)數(shù)據(jù)傳輸過程中IDE接口的硬盤數(shù)據(jù)速率同Avalon總線接口速率的匹配。

FIFO用于數(shù)據(jù)的緩沖，解決Avalon總線和IDE接口之間的數(shù)據(jù)速率不匹配問題。在設(shè)計(jì)中需要對(duì)硬盤UltraDMA的六種數(shù)據(jù)傳輸模式同時(shí)提供支持，而其傳輸速率卻完全不同，必須添加緩沖區(qū)用于數(shù)據(jù)的暫存。

Avalon總線接口用于與Nios處理器系統(tǒng)相連，傳輸Nios處理器的指令給控制邏輯部分，以及與系統(tǒng)中的其他部分在DMA控制器的協(xié)調(diào)下完成數(shù)據(jù)的傳輸。

硬盤IDE接口部分除輸出控制信號(hào)并對(duì)硬盤返回的信號(hào)做出響應(yīng)外，還要完成單邊沿?cái)?shù)據(jù)鎖存模式與雙邊沿?cái)?shù)據(jù)鎖存模式相互轉(zhuǎn)換的任務(wù)，如圖2、圖3所示。

由于Nios系統(tǒng)內(nèi)部數(shù)據(jù)傳輸時(shí)，都使用時(shí)鐘上升沿來鎖存數(shù)據(jù)；而IDE總線上傳輸?shù)腢ltra DMA數(shù)據(jù)，在Clock信號(hào)的上升沿和下降沿都有數(shù)據(jù)需要鎖存。因而硬盤接口部分兩側(cè)的數(shù)據(jù)，在傳輸時(shí)工作模式各不相同，需要進(jìn)行必要的緩沖和模式轉(zhuǎn)換。

數(shù)據(jù)鎖存模式轉(zhuǎn)換模塊，用于在IDE總線上雙邊沿鎖存數(shù)據(jù)和系統(tǒng)內(nèi)部單邊沿鎖存數(shù)據(jù)之間進(jìn)行鎖存模式的轉(zhuǎn)換，這是系統(tǒng)設(shè)計(jì)的核心問題之一。具體來說，就是在讀取硬盤數(shù)據(jù)時(shí)需要將IDE總線上傳輸?shù)碾p邊沿鎖存數(shù)據(jù)轉(zhuǎn)換為系統(tǒng)內(nèi)部使用的單邊沿鎖存數(shù)據(jù)；在寫硬盤操作時(shí)完成相反的任務(wù)。在設(shè)計(jì)時(shí)采用兩組寄存器對(duì)不同時(shí)鐘沿的信號(hào)進(jìn)行鎖存，在時(shí)鐘頻率不變的基礎(chǔ)上，通過數(shù)據(jù)帶寬的擴(kuò)展，完成雙邊沿到單邊沿的轉(zhuǎn)換功能；在單邊沿?cái)?shù)據(jù)到雙邊沿?cái)?shù)據(jù)的轉(zhuǎn)換過程中，采用相反的構(gòu)架。

3 系統(tǒng)工作流程

系統(tǒng)在完成基于Ultra DMA的數(shù)據(jù)傳輸模式的硬盤訪問功能時(shí)，需要實(shí)現(xiàn)對(duì)硬盤數(shù)據(jù)通過Ultra I）MA模式進(jìn)行的讀操作和寫操作。其具體的工作流程各不相同，主要區(qū)別在于：

①Nios系統(tǒng)內(nèi)部的協(xié)調(diào)過程。作為系統(tǒng)處理核心的Nios處理器，必須向硬盤接口邏輯和DMA控制器中發(fā)送指令，使其按照設(shè)計(jì)要求執(zhí)行相應(yīng)的操作。向硬盤接口邏輯部分發(fā)送讀寫硬盤的指令時(shí)，需要首先命令讀操作時(shí)使用FIFO對(duì)硬盤數(shù)據(jù)進(jìn)行緩沖，在寫操作時(shí)將FIFO中的緩沖數(shù)據(jù)發(fā)送到硬盤中完成寫入操作；向DMA控制器部分發(fā)送指令，協(xié)調(diào)接口緩沖區(qū)FIFo和系統(tǒng)內(nèi)存SDRAM中數(shù)據(jù)的交互過程，以完成對(duì)硬盤的讀寫操作。

②對(duì)硬盤的讀寫訪問操作。在對(duì)硬盤進(jìn)行讀寫操作時(shí)，必須向硬盤的接口寄存器中發(fā)送DMA讀指令或?qū)懼噶?，其指令碼和操作順序也不盡相同，如圖4、圖5所示。

4 系統(tǒng)的軟件實(shí)現(xiàn)

在Nios SDK Shell環(huán)境下，使用帶Monitor的bootloader程序，可以在程序Debug的同時(shí)監(jiān)控內(nèi)部存儲(chǔ)器的變化，便于硬件設(shè)計(jì)的檢查和程序的調(diào)試。軟件的編寫主要采用C語言，部分嵌入了匯編語言。整個(gè)系統(tǒng)軟件設(shè)計(jì)中的重點(diǎn)是以下兩部分。

（1）Nios系統(tǒng)內(nèi)DMA控制器的編程

在DMA傳輸過程中需要完成的操作有：①配置DMA控制器；②軟件啟動(dòng)DMA外設(shè)，開始DMA傳輸；③DMA控制器的主設(shè)備讀端口從目標(biāo)地址讀取數(shù)據(jù)，主設(shè)備寫端口向目標(biāo)地址寫入數(shù)據(jù)；④DMA傳輸結(jié)束。

這一過程中，需要向DMA控制器的寄存器中寫入控制指令來開啟一次數(shù)據(jù)傳輸過程。要求初始化的寄存器有：status、readaddress、wi rte￡Jddress、length和contiol。之后調(diào)用系統(tǒng)提供的DMA子程序開啟一次DMA操作，使用的DMA子程序有：nr_dma_opy_1_tO_rarlge（在原地址和目標(biāo)地址之間，傳輸length長度的數(shù)據(jù)，原地址固定，而目標(biāo)地址在每次傳輸后增加），用于完成數(shù)據(jù)讀取操作時(shí)，從FIFO緩沖區(qū)中向SDRAM里傳輸數(shù)據(jù)；nr_dma_copy_range_to_l（在原地址和目標(biāo)地址之間，傳輸lengt長度的數(shù)據(jù)，目標(biāo)地址固定，而原地址在每次傳輸后增加），用于完成數(shù)據(jù)寫操作時(shí)，從SDRAM里向FIFO中緩沖數(shù)據(jù)。

（2）硬盤的DMA讀寫命令

在對(duì)硬盤進(jìn)行讀寫操作時(shí)須向硬盤的寄存器內(nèi)寫入DMA讀指令（或?qū)懼噶睿┖拖鄳?yīng)參數(shù)后才可對(duì)硬盤中的數(shù)據(jù)進(jìn)行訪問。在ATAPI 協(xié)議中規(guī)定了READ DMA指令和WRITE DMA指令的命令格式，需要向SectorCbunt、SectorNulmber、CyclindeLow、CyblindelrHigh、Device／Head、Command寄存器中寫入?yún)?shù)和命令代碼。其中讀指令的代碼是C8h、寫指令的代碼是CAh。在寫入命令后就可以對(duì)硬盤中的數(shù)據(jù)進(jìn)行讀寫操作。

結(jié) 語

本系統(tǒng)使用Nios嵌入式系統(tǒng)在單芯片內(nèi)實(shí)現(xiàn)了數(shù)據(jù)處理、存儲(chǔ)訪問、數(shù)據(jù)模式轉(zhuǎn)換等多個(gè)功能。采用Altera公司提供的Quartus II 和 SOPC Builder開發(fā)工具可以在完成接口功能設(shè)計(jì)后，快速進(jìn)行系統(tǒng)的集成設(shè)計(jì)和系統(tǒng)仿真，最終可以在Altera提供的Ｃyclone系列芯片上實(shí)現(xiàn)整個(gè)系統(tǒng)設(shè)計(jì)。對(duì)Ｎios處理器重新編程可以在不改變系統(tǒng)硬件框架的基礎(chǔ)上，方便地增加系統(tǒng)的功能和處理效率，對(duì)系統(tǒng)的升級(jí)和再開發(fā)有很大的便利。

責(zé)任編輯：gt