看完這篇，避開跳線設(shè)計的所有坑

做過雙面板的工程師，十個有九個遇到過這種場景：布線布到一半，發(fā)現(xiàn)兩根線怎么都繞不開，芯片管腳間距就那么點大，走線密度高到頭皮發(fā)麻。怎么辦？很多人的第一反應是——拉根跳線。

沒錯，跳線是雙面板設(shè)計中的"救命稻草"。但問題是，這根看似簡單的線，如果設(shè)計不當，輕則信號干擾，重則產(chǎn)品直接報廢。某款量產(chǎn)的電源板就因為跳線位置沒選好，大電流經(jīng)過時把焊盤燒穿了，一夜之間返工了三千多塊板子。

第一個大坑：跳線位置隨便選

很多工程師覺得跳線就是兩根線連起來，在哪兒連不是連？這種想法相當危險。

實際設(shè)計中，跳線的位置選擇直接影響兩塊PCB區(qū)域的電氣連接質(zhì)量。舉個例子，數(shù)字地和模擬地需要單點連接，結(jié)果跳線直接跨在了模擬信號區(qū)域——開關(guān)電源的紋波順著跳線竄進了敏感信號鏈，示波器一抓，波形抖得像心電圖。

錯誤做法：在高速信號走線區(qū)域或者敏感模擬電路附近隨意放置跳線

圖1：常見跳線錯誤設(shè)計案例（紅色標注為錯誤位置）

跳線的位置應該滿足三個條件：遠離高速信號區(qū)域、避開敏感模擬電路、便于后期焊接和維修。理想的跳線應該走在PCB的邊角位置，或者芯片的空隙區(qū)域，和主要走線保持足夠的間距。

第二個大坑：跳線長度不控制

一根20厘米的跳線和一根5毫米的跳線，在高頻電路里完全是兩個東西。

任何導體都有寄生電感，跳線的長度直接決定了電感量的大小。按照經(jīng)驗，每毫米走線大約有0.8-1nH的寄生電感。一根10厘米的跳線，寄生電感輕松超過100nH。對于開關(guān)電源的電流回路來說，這個電感會直接導致電壓尖峰，MOS管發(fā)熱加劇，效率下降，嚴重時甚至擊穿器件。

錯誤做法：跳線走線隨意拉長，沒有任何長度控制概念

正確做法：跳線長度盡量控制在5mm以內(nèi)。如果實在避不開，需要在跳線兩端并聯(lián)小電容形成諧振回路，抵消寄生電感的影響。

第三個大坑：大電流跳線不加寬

電源板上經(jīng)常需要跨越較大電流，3A、5A甚至更大。這時候如果跳線寬度還是按照普通信號線的寬度來設(shè)計，問題就來了。

過流能力不夠的跳線會發(fā)熱、升溫，長時間工作后焊點會開裂，甚至燒斷。某款車載充電器的樣機階段就出現(xiàn)過這種問題，12V/5A的供電路徑用了普通的0.5mm跳線，工作半小時后摸上去燙手，檢測發(fā)現(xiàn)跳線溫度已經(jīng)超過80度。

圖2：正確跳線設(shè)計示意（綠色標注為正確做法）

正確做法：大電流跳線的銅皮寬度需要根據(jù)電流大小計算。1oz銅厚情況下，1mm寬度大約能過0.5A電流。5A電流至少需要10mm的等效寬度。也可以采用多根漆包線并聯(lián)或者加錫堆焊的方式來提升載流能力。

第四個大坑：DDR地址線的跳線布局混亂

做過DDR3/DDR4布線的工程師都知道，地址線的等長匹配是重中之重。但有時候板框限制太嚴格，部分地址線必須用跳線來跨接。這種時候如果處理不好，時序問題就會找上門來。

DDR的地址線跳線需要特別注意：跳線點盡量選在信號源端而不是負載端；跳線后的走線長度需要重新加入等長計算；不同網(wǎng)絡(luò)的跳線長度偏差要控制在10%以內(nèi)。

圖3：DDR地址線跳線設(shè)計示意

實戰(zhàn)技巧：如果一塊DDR信號必須跳線，建議把這根信號單獨做長度補償。比如原本需要走100mil等長，加了5mm跳線后，實際走線可以縮短5mm來平衡總體延遲。

正確的跳線設(shè)計應該怎么做

總結(jié)一下，合格的跳線設(shè)計需要遵循以下原則：

位置選擇：遠離高速信號和敏感電路，優(yōu)先選擇PCB邊角或芯片間隙

長度控制：越短越好，優(yōu)先5mm以內(nèi)，超長跳線需要并聯(lián)電容

載流能力：大電流場景加寬銅皮或多根并聯(lián)，切忌用細線過大電流

高頻處理：高速信號跳線要重新做阻抗和時序匹配

便于維護：跳線位置要考慮到后期焊接和維修的可達性

說到底，跳線是雙面板設(shè)計中的無奈之舉，但它絕不是"能用就行"的湊合方案。一根設(shè)計得當?shù)奶€，在保證電氣性能的同時，還能讓后期的調(diào)試和維護輕松很多。下次再遇到需要跳線的場景，先別急著拉線，花兩分鐘想一下位置、長度、載流這三個問題，能省掉后續(xù)大量的返工時間。