數(shù)據(jù)鏈路層的任務(wù)
物理層是OSI分層結(jié)構(gòu)體系中最基礎(chǔ)的一層，它建立在通信媒體的基礎(chǔ)上，實現(xiàn)系統(tǒng)和通信媒體的物理接口。物理層為數(shù)據(jù)鏈路實體之間進行透明傳輸，為建立、保持和拆除計算機和網(wǎng)絡(luò)之間的物理連接提供服務(wù)。
物理層的故障主要表現(xiàn)在設(shè)備的物理連接方式是否恰當(dāng)，利用線纜測試儀檢查各芯線的連接線路是否正確，并檢查MODEM、CSU/DSU等設(shè)備的配置及操作是否正確。確定路由器端口物理連接是否完好的最佳方法是使用Show interface命令，檢查每個端口的狀態(tài)，解釋屏幕輸出信息，查看端口狀態(tài)、協(xié)議建立狀態(tài)等。
數(shù)據(jù)鏈路層的主要任務(wù)是使網(wǎng)絡(luò)層無需了解物理層的特征而獲得可靠的傳輸。數(shù)據(jù)鏈路層將通過鏈路層的數(shù)據(jù)進行打包和解包、差錯檢測和校正，并協(xié)調(diào)共享介質(zhì)。
查找和排除數(shù)據(jù)鏈路層的故障，需要查看路由器的配置，檢查連接端口的共享同一數(shù)據(jù)鏈路層的封裝情況。每對接口要和與其通信的其他設(shè)備有相同的封裝，這可通過Route命令來測試路由路徑是否正確，或者使用Show命令查看相應(yīng)接口的封裝情況。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
數(shù)據(jù)鏈路層
+關(guān)注
關(guān)注
0文章
63瀏覽量
12379
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
探索TSB12LV32：高性能IEEE 1394a-2000鏈路層控制器
探索TSB12LV32：高性能IEEE 1394a-2000鏈路層控制器 在電子設(shè)備不斷發(fā)展的今天，高性能的鏈路層控制器對于計算機外設(shè)和消費類音視頻電子設(shè)備的穩(wěn)定運行至關(guān)重要。德州儀器
IO-Link規(guī)范解讀（五）：數(shù)據(jù)鏈路層解析
前言 本篇就來講講IO-Link的數(shù)據(jù)鏈路層。 01 鏈路層總覽 數(shù)據(jù)鏈路層（Data Link Layers）在整個IO-Link協(xié)議棧起到承上啟下的作用，通過物理鏈路在主從站之間傳遞 消息，其
請問rt-thread有沒有鏈路層通信的方法？
與開發(fā)板通信上。
我嘗試過使用UDP廣播，但在IP地址為0.0.0.0，子網(wǎng)掩碼0.0.0.0，網(wǎng)關(guān)為0.0.0.0無法通信上。
我也嘗試了一下raw原始套接字，但也沒有用。
在Linux中有一個sockaddr_ll結(jié)構(gòu)體可以使用鏈路層通信，但rt-thread好像沒有。
發(fā)表于 09-02 08:00
NVMe高速傳輸之?dāng)[脫XDMA設(shè)計23：UVM驗證平臺
Under Test，DUT）中剝離，以 PCIE 集成塊接口作為 DUT 接口執(zhí)行仿真。一方面，因為 PCIe 接口采用 PCIE 集成塊作為物理層和數(shù)據(jù)鏈路層驅(qū)動，而 PCIe 物理層和數(shù)據(jù)鏈路層的仿真
發(fā)表于 08-26 09:49
FTTR-B主網(wǎng)關(guān)二層透傳配置過程
二層透傳（Layer 2 Transparent Transmission）指在數(shù)據(jù)鏈路層（OSI第二層）上，數(shù)據(jù)幀在傳輸過程中保持原始的二層信息（如MAC地址、VLAN標(biāo)簽等）不變，直接被轉(zhuǎn)發(fā)的過程。
NVMe高速傳輸之?dāng)[脫XDMA設(shè)計17：PCIe加速模塊設(shè)計
內(nèi)部信號做進一步處理，如果需要應(yīng)答，將應(yīng)答事務(wù)通過axis完成方完成接口（axis_cc）發(fā)送給PCIE硬核。圖1 PCIe加速模塊系統(tǒng)框圖
PCIe加速模塊在系統(tǒng)中作為NVMe層到PCIe數(shù)據(jù)鏈路層
發(fā)表于 08-07 18:57
NVMe高速傳輸之?dāng)[脫XDMA設(shè)計之12：PCIe請求模塊設(shè)計（上）
Cfg_mgmt接口發(fā)送給PCIE硬核，當(dāng)配置請求的總線號不為0時，請求以PCIe配置請求TLP的格式從axis_rq接口發(fā)送到PCIE硬核，然后由硬核驅(qū)動數(shù)據(jù)鏈路層和物理層通過PCIe3.0X4接口
發(fā)表于 08-03 22:00
NVMe高速傳輸之?dāng)[脫XDMA設(shè)計18：UVM驗證平臺
Under Test，DUT）中剝離，以 PCIE 集成塊接口作為 DUT 接口執(zhí)行仿真。一方面，因為 PCIe 接口采用 PCIE 集成塊作為物理層和數(shù)據(jù)鏈路層驅(qū)動，而 PCIe 物理層和數(shù)據(jù)鏈路層的仿真
發(fā)表于 07-31 16:39
nvme IP開發(fā)之PCIe上
，獲取其它設(shè)備的響應(yīng)。
PCIe層次結(jié)構(gòu)
PCIe 總線是一種分層協(xié)議總線，采用數(shù)據(jù)包進行數(shù)據(jù)傳輸。數(shù)據(jù)包在收發(fā)過程中需要經(jīng)過事務(wù)層、數(shù)據(jù)鏈路層和物理層三個層次的處理和轉(zhuǎn)發(fā)。PCIe總
發(fā)表于 05-17 14:54
FPGA開發(fā)任務(wù)
1、FPGA載板設(shè)計
提供串口、2.5Gbps網(wǎng)口（自適應(yīng)100Mb、1000Mb、2.5Gb）、5V或12V供電。
2、FPGA PL編程
1）提供鏈路層數(shù)據(jù)處理功能，2.5Gbps網(wǎng)口接收數(shù)據(jù)
發(fā)表于 04-22 18:46
傳感器網(wǎng)絡(luò)通信協(xié)議的核心技術(shù)要素
? ? ? 無線傳感網(wǎng)絡(luò)協(xié)議是規(guī)范無線傳感器網(wǎng)絡(luò)節(jié)點通信的技術(shù)標(biāo)準(zhǔn)體系，其架構(gòu)由分層協(xié)議模型構(gòu)建。 協(xié)議層級包含物理層、數(shù)據(jù)鏈路層、網(wǎng)絡(luò)層、傳輸層和應(yīng)用層：物理層執(zhí)行數(shù)據(jù)采集、信號調(diào)制及物理傳輸
CAN節(jié)點錯誤管理機制工作原理解析
電路構(gòu)成如圖1所示，MCU作為主控制器，完成CAN控制器和功能電路的控制。圖1CAN節(jié)點組成框圖CAN控制器是工作于數(shù)據(jù)鏈路層的器件，集成了CAN規(guī)范中數(shù)據(jù)鏈路層
如何使用ZPS-CANFD觀察CAN數(shù)據(jù)鏈路層的工作過程
也可以完成對CAN總線數(shù)據(jù)鏈路層工作過程的觀察。什么是數(shù)據(jù)鏈路層在CAN總線應(yīng)用中，物理層一致性測試成為各CAN總線廠家必測的校驗任務(wù)，以此來保證總線或節(jié)點產(chǎn)品有
工業(yè)以太網(wǎng)中的數(shù)據(jù)鏈路層與工業(yè)交換機的關(guān)鍵作用
工業(yè)以太網(wǎng)成為了支撐工業(yè)控制和通信系統(tǒng)的重要組成部分。數(shù)據(jù)鏈路層是工業(yè)以太網(wǎng)中的關(guān)鍵層，它為網(wǎng)絡(luò)中的數(shù)據(jù)傳輸提供了基本保障，而數(shù)據(jù)鏈路層不僅關(guān)乎設(shè)備間的通信質(zhì)量，還直接影響到網(wǎng)絡(luò)的整體性能。
接收方數(shù)據(jù)解封裝解析
和終止會話 傳輸層----建立、維護和取消一次端到端的數(shù)據(jù)傳輸過程?？刂苽鬏敼?jié)奏的快慢，調(diào)整數(shù)據(jù)的排序等等 網(wǎng)絡(luò)層----定義邏輯地址；實現(xiàn)數(shù)據(jù)從源到目的地的轉(zhuǎn)發(fā) --Packet（包） 數(shù)據(jù)
工商網(wǎng)監(jiān)
評論