ADC的輸入?yún)⒖荚肼暸c其信噪比（SNR）有何關(guān)系？

< h3>答案：

在開關(guān)位中，我們討論了為什么即使模擬輸入是靜態(tài)的，輸入?yún)⒖荚肼曇矔?dǎo)致高速ADC輸出切換。輸入?yún)⒖荚肼暫蚐NR是相關(guān)的，但僅限于在相同測試條件下進(jìn)行比較。

ADC的SNR可用于計(jì)算等效rms輸入噪聲

< p>其中輸入滿量程范圍（FSR）以LSB指定，SNR以dBFS指定（相對于滿量程的分貝）。例如，根據(jù)AD9434 12位，500 MSPS ADC數(shù)據(jù)手冊（圖25）所示的接地輸入直方圖，輸入?yún)⒖荚肼暈?.24 LSB rms。從規(guī)格表中，30 MHz至450 MHz輸入的典型SNR從65.9 dBFS到63.5 dBFS不等。我們應(yīng)該使用哪個數(shù)字進(jìn)行計(jì)算？我們想要將SNR與接地輸入直方圖結(jié)果進(jìn)行比較。對于現(xiàn)代單電源ADC，輸入是開路的，而不是接地，因此它們浮動到模擬電源的中點(diǎn)。 SNR不是在直流下測量的，因此選擇最低輸入頻率30 MHz。使用這個等式，我們可以計(jì)算輸入噪聲為

Hmm ... 1.47≠1.24 ......問題是什么？好吧，我們可以考慮一些因素來幫助減少差異。首先，SNR測試使用-1 dBFS電平的30 MHz輸入信號執(zhí)行，而接地輸入直方圖測試沒有信號。這會有所作為嗎？ ADC輸出端的抖動引起的噪聲可以估算為

其中A是輸入幅度，f是輸入頻率，ta是孔徑不確定度（抖動）。因此，與沒有信號的接地輸入直方圖測試相比，我們清楚地預(yù)計(jì)抖動會降低噪聲性能，但測試條件仍然不是蘋果。我們可以靠近嗎？圖19顯示了具有140.3MHz輸入的SNR與模擬輸入幅度的關(guān)系。你必須瞇著眼睛才能看到它，但在-65 dBFS時，SNR約為67 dBFS，比-1 dBFS結(jié)果好約1 dB。盡管此測試的執(zhí)行頻率高于我們的SNR測試，但我們可以假設(shè)抖動引起的噪聲在較低頻率下會相似。使用此SNR重新計(jì)算輸入噪聲，Noise 輸入 = 1.29 LSB，與接地輸入直方圖的測量輸入?yún)⒖荚肼晝H相差0.05 LSB，足以說明我們已成功關(guān)聯(lián)兩個規(guī)范?；蛘?，在沒有輸入信號的情況下執(zhí)行AD9434的FFT。從FFT可以計(jì)算出SNR為67.5 dBFS。使用此結(jié)果計(jì)算輸入?yún)⒖荚肼暱傻玫?.22 LSB，在直方圖結(jié)果的0.02 LSB范圍內(nèi)！它需要一些按摩，但您可以成功地將SNR和輸入?yún)⒖荚肼暸c高速ADC相關(guān)聯(lián)。