chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Intel 7nm處理器揭秘:將支持8通道DDR5及PCIe 5.0

aPRi_mantianIC ? 來源:YXQ ? 2019-05-23 14:45 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在月初的投資者會議上,Intel公布了未來三年的處理器半導(dǎo)體工藝路線圖,14nm工藝還會繼續(xù)擴充產(chǎn)能,10nm工藝處理器今年6上市,2021年量產(chǎn)7nm工藝,首發(fā)用于Xe架構(gòu)的高性能GPU上。

Intel的處理器路線圖也變化了,在服務(wù)器產(chǎn)品線上,今年主要是Cascade Lake架構(gòu)的二代Xeon Scalable處理器,明年會有10nm工藝的Ice Lake冰湖處理器,還有Cooper Lake處理器,14nm工藝的。

4月底華為俄羅斯公司在一場會議中介紹了他們的產(chǎn)品路線圖,如今被人發(fā)現(xiàn)華為的PPT中竟然泄露了Intel的Xeon處理器路線圖,要比Intel官方公布的更為詳細(xì),具體來看下:

Cascade Lake下一代是Cooper Lake,有兩個版本,面向4路、8路平臺的是Cedar Island平臺,不超過26個核心,14nm工藝,6通道內(nèi)存,PCIe 3.0通道。

還有一個Whitley平臺的Cooper Lake-SP,不超過48個核心,14nm工藝,支持8通道DDR4內(nèi)存,還是PCIe 3.0通道的。

從核心數(shù)來看,Cooper Lake-SP的設(shè)計應(yīng)該類似現(xiàn)在的Cascade Lake-AP,48個核心是通過2個Cooper Lake處理器膠水封裝完成的。

2020年Q2季度之后,Inetel還會升級一下Whitley平臺,推出10nm工藝的Ice Lake-SP處理器,核心數(shù)依然不超過26個,但支持8通道內(nèi)存,也支持PCIe 4.0了。

到了2021年,這時候Intel應(yīng)該量產(chǎn)7nm EUV工藝了,官方路線圖也提到了未來兩代的服務(wù)器處理器,一個是Sapphire Rapids(藍(lán)寶石激流),另一個還沒名字,不過華為公布的是Granite Rapids(花崗巖激流)。

Sapphire Rapids及Granite Rapids處理器支持8通道DDR5及PCIe 5.0,核心數(shù)沒有公布,目前的信息還比較少,不過從顏色上來看這兩款處理器應(yīng)該會上7nm工藝了。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 處理器
    +關(guān)注

    關(guān)注

    68

    文章

    19884

    瀏覽量

    235019
  • intel
    +關(guān)注

    關(guān)注

    19

    文章

    3495

    瀏覽量

    188410

原文標(biāo)題:Intel 7nm處理器揭秘:將支持8通道DDR5及PCIe 5.0

文章出處:【微信號:mantianIC,微信公眾號:滿天芯】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    PCIe 5.0市場加速滲透,PCIe 6.0研發(fā)到來

    和視頻渲染、大規(guī)模并行計算、大數(shù)據(jù)分析等場景中表現(xiàn)出色,極大地提升了用戶體驗。 ? 隨著英特爾和AMD陸續(xù)推出支持DDR5PCIe 5.0處理器
    的頭像 發(fā)表于 01-27 00:03 ?5074次閱讀

    漲價!部分DDR4與DDR5價差已達一倍!

    (2GX8)內(nèi)存在6月2日的報價為5.171美元,當(dāng)時比DDR5低約8%。然而,最新報價顯示DDR4已上漲至8.633美元,不到一個月時間內(nèi)漲幅高達67%,且已經(jīng)超過
    的頭像 發(fā)表于 06-27 00:27 ?2915次閱讀

    基于AMD Versal器件實現(xiàn)PCIe5 DMA功能

    Versal是AMD 7nm的SoC高端器件,不僅擁有比16nm性能更強的邏輯性能,并且其PS系統(tǒng)中的CPM PCIe也較上一代MPSoC PS硬核PCIe單元強大得多。本節(jié)
    的頭像 發(fā)表于 06-19 09:44 ?581次閱讀
    基于AMD Versal器件實現(xiàn)<b class='flag-5'>PCIe5</b> DMA功能

    AI PC內(nèi)存升級,這顆DDR5 PMIC一馬當(dāng)先

    PC處理器DDR5支持,DDR5內(nèi)存更快滲透普及。相較于DDR4,所有電壓由主板供給,
    的頭像 發(fā)表于 05-29 09:11 ?7035次閱讀
    AI PC內(nèi)存升級,這顆<b class='flag-5'>DDR5</b> PMIC一馬當(dāng)先

    集特GM9-6603工控主板:兆芯KX-7000處理器賦能工業(yè)智能化

    達3.0GHz(睿頻),配備8個核心、4MB二級緩存及32MB三級緩存,支持DDR4/DDR5內(nèi)存及PCIe 4.
    的頭像 發(fā)表于 02-20 10:21 ?674次閱讀

    全志T527處理器參數(shù)

    ): 支持8/10/12/16位并行CSI接口,最高可達4x720P@30fps(BT.656)和4x1080P@30fps(BT.1120) 支持4+4通道、4+2+2
    發(fā)表于 02-13 10:20

    威剛工控發(fā)布DDR5 6400高性能內(nèi)存

    兼容性方面,威剛DDR5 6400 CU-DIMM與CSO-DIMM內(nèi)存全面兼容Intel Arrow Lake系列處理器,以及其他主
    的頭像 發(fā)表于 02-08 10:20 ?566次閱讀

    DDR5內(nèi)存與DDR4內(nèi)存性能差異

    據(jù)傳輸速率相較于DDR4內(nèi)存有了顯著提升。DDR4內(nèi)存的標(biāo)準(zhǔn)起始速率為2133MT/s,而DDR5內(nèi)存的起始速率為4800MT/s。這意味著DDR5內(nèi)存在相同的時間內(nèi)可以傳輸更多的數(shù)據(jù)
    的頭像 發(fā)表于 11-29 14:58 ?2263次閱讀

    DDR5內(nèi)存的工作原理詳解 DDR5DDR4的主要區(qū)別

    DDR5內(nèi)存的工作原理詳解 1. DDR5內(nèi)存簡介 DDR5(Double Data Rate 5)是第五代雙倍數(shù)據(jù)速率同步動態(tài)隨機存取存儲
    的頭像 發(fā)表于 11-22 15:38 ?4649次閱讀

    揭秘DDR5的讀寫分離技術(shù)奧秘

    在系統(tǒng)級仿真中,與DDR4-3200 相比,更高數(shù)據(jù)速率下的 DDR5 的有效帶寬幾乎是其兩倍。這種改進是通過提高數(shù)據(jù)速率和增強架構(gòu)來實現(xiàn)的。DDR5 包含從 3200 MT/s 到 8800 MT
    的頭像 發(fā)表于 11-14 11:12 ?1682次閱讀
    <b class='flag-5'>揭秘</b><b class='flag-5'>DDR5</b>的讀寫分離技術(shù)奧秘

    所謂的7nm芯片上沒有一個圖形是7nm

    最近網(wǎng)上因為光刻機的事情,網(wǎng)上又是一陣熱鬧。好多人又開始討論起28nm/7nm的事情了有意無意之間,我也看了不少網(wǎng)上關(guān)于國產(chǎn)自主7nm工藝的文章。不過這些文章里更多是抒情和遐想,卻很少有人針對技術(shù)
    的頭像 發(fā)表于 10-08 17:12 ?820次閱讀
    所謂的<b class='flag-5'>7nm</b>芯片上沒有一個圖形是<b class='flag-5'>7nm</b>的

    PCIe通道/四通道250Msps信號采集處理模塊

    LBSP11020X-PE是一款基于PCIe總線架構(gòu)的高性能中頻信號采集處理模塊,具備2/4通道高性能ADC,采用Xilinx公司XC7K325T/410T FPGA作為實時
    的頭像 發(fā)表于 09-10 15:08 ?834次閱讀
    <b class='flag-5'>PCIe</b>雙<b class='flag-5'>通道</b>/四<b class='flag-5'>通道</b>250Msps信號采集<b class='flag-5'>處理</b>模塊

    Rambus推出DDR5客戶端時鐘驅(qū)動,業(yè)界領(lǐng)先的內(nèi)存接口芯片產(chǎn)品擴展到高性能 PC領(lǐng)域

    通過豐富的服務(wù)內(nèi)存專業(yè)知識滿足臺式和筆記本PC日益增長的AI、游戲和內(nèi)容創(chuàng)作需求 新推出的客戶端產(chǎn)品,包括 DDR5客戶端時鐘驅(qū)動和 SPD Hub 支持先進的
    發(fā)表于 08-29 10:45 ?1128次閱讀
    Rambus推出<b class='flag-5'>DDR5</b>客戶端時鐘驅(qū)動<b class='flag-5'>器</b>,<b class='flag-5'>將</b>業(yè)界領(lǐng)先的內(nèi)存接口芯片產(chǎn)品擴展到高性能 PC領(lǐng)域

    Introspect DDR5/LPDDR5總線協(xié)議分析儀

    支持4800,等等。 DDR5/DRAM/DDR5 RCD/DDR5 DB/CPU DDR5物理層高速多
    發(fā)表于 08-06 12:03

    DDR5內(nèi)存條上的時鐘走線

    DDR5標(biāo)準(zhǔn)JESD79-5文件中沒有明確的控制阻抗建議,DDR4時代基本內(nèi)存條上時鐘阻抗還是跟著芯片、主板走的70-80歐姆。線寬相對而言比較細(xì)。不知道你開始使用DDR5沒有,你有關(guān)
    的頭像 發(fā)表于 07-16 17:47 ?4215次閱讀
    <b class='flag-5'>DDR5</b>內(nèi)存條上的時鐘走線