數(shù)字設(shè)計(jì)FPGA應(yīng)用：FPGA概述
FPGA它是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
FPGA
+關(guān)注
關(guān)注
1645文章
22050瀏覽量
618648 -
集成電路
+關(guān)注
關(guān)注
5425文章
12070瀏覽量
368532 -
可編程
+關(guān)注
關(guān)注
2文章
1058瀏覽量
40645
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
EDA（CPLD/FPGA）技術(shù)概述
EDA（CPLD/FPGA）技術(shù)概述
主要術(shù)語(yǔ)摘要：* EDA（電子設(shè)計(jì)自動(dòng)化）：Electronic Design Automation* ISP（在系統(tǒng)可編程）：In System Programmabl
發(fā)表于 09-24 10:10
?3058次閱讀
基于FPGA數(shù)字信號(hào)處理
基于FPGA數(shù)字信號(hào)處理，本文主要探討了基于FPGA數(shù)字信號(hào)處理的實(shí)現(xiàn)
發(fā)表于 10-30 10:39
?35次下載
數(shù)字信號(hào)處理的FPGA實(shí)現(xiàn)
本書(shū)比較全面地闡述了fpga在數(shù)字信號(hào)處理中的應(yīng)用問(wèn)題。本書(shū)共分8章，主要內(nèi)容包括典型fpga器件的介紹、vhdl硬件描述語(yǔ)言、fpga設(shè)計(jì)中常用軟件簡(jiǎn)介、用
發(fā)表于 12-23 11:07
?47次下載
FPGA技術(shù)與數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)
視頻中對(duì)FPGA的設(shè)計(jì)基礎(chǔ)與數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)進(jìn)行了講解，希望對(duì)FPGA新手有所幫助。
發(fā)表于 05-05 17:54
?8次下載
基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)
基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)，可實(shí)現(xiàn)鬧鐘的功能，可校時(shí)。
發(fā)表于 06-23 17:15
?71次下載
華清遠(yuǎn)見(jiàn)FPGA代碼-數(shù)字跑表
FPGA學(xué)習(xí)資料教程——華清遠(yuǎn)見(jiàn)FPGA代碼-數(shù)字跑表
發(fā)表于 10-27 18:07
?10次下載
底層FPGA實(shí)現(xiàn)的簡(jiǎn)要概述
每個(gè)FPGA芯片(FPGA)是由有限個(gè)帶有可編程連接預(yù)定義資源組成。這些互連資源通過(guò)LabVIEW FPGA模塊實(shí)現(xiàn)用戶設(shè)計(jì)的數(shù)字電路。用戶創(chuàng)建FP
發(fā)表于 11-18 05:57
?1041次閱讀
FPGA視頻教程之FPGA開(kāi)發(fā)流程的詳細(xì)資料概述
本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA視頻教程之FPGA開(kāi)發(fā)流程的詳細(xì)資料概述免費(fèi)下載。
發(fā)表于 03-01 11:35
?11次下載
基于FPGA的數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)PDF課件資料免費(fèi)下載
基于FPGA的數(shù)字系統(tǒng)概述1. FPGA的發(fā)展現(xiàn)狀和典型應(yīng)用2.基于FPGA的嵌入式系統(tǒng)技術(shù)，以NIOSII為例
發(fā)表于 03-28 16:53
?7次下載
數(shù)字設(shè)計(jì)FPGA應(yīng)用：FPGA的基本實(shí)踐
本課程以目前流行的Xilinx 7系列FPGA的開(kāi)發(fā)為主線，全面講解FPGA的原理及電路設(shè)計(jì)、Verilog HDL語(yǔ)言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時(shí)序邏輯的開(kāi)發(fā)開(kāi)始，深入到FPGA的基礎(chǔ)應(yīng)用、綜合應(yīng)用和進(jìn)階應(yīng)
FPGA的硬件電路設(shè)計(jì)教程和FPGA平臺(tái)資料簡(jiǎn)介
本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA的硬件電路設(shè)計(jì)教程和FPGA平臺(tái)資料簡(jiǎn)介包括了：FPGA技術(shù)概述；主流FPGA器件介紹；VIRTEX-5
發(fā)表于 07-06 18:11
?175次下載
FPGA設(shè)計(jì)與調(diào)試教程說(shuō)明
FPGA概述FPGA調(diào)試介紹調(diào)試挑戰(zhàn)設(shè)計(jì)流程概述■FPGA調(diào)試方法概述嵌入式邏輯分析儀外部測(cè)試設(shè)
發(fā)表于 09-22 17:43
?11次下載
fpga和數(shù)字ic區(qū)別 fpga和plc區(qū)別
fpga和數(shù)字ic區(qū)別 FPGA(現(xiàn)場(chǎng)可編程邏輯門(mén)陣列)和數(shù)字IC(集成電路)在設(shè)計(jì)、功能、應(yīng)用等方面存在顯著的區(qū)別。 FPGA和
工商網(wǎng)監(jiān)
評(píng)論