chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA雷達(dá)信號的總體概括與總結(jié)

電子硬件DIY視頻 ? 來源:電子硬件DIY視頻 ? 2019-11-08 07:05 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

算法:采用MATLAB仿真,分別對具體的目標(biāo)速度,距離,角度等有一個(gè)深刻的認(rèn)識,掌握如何檢測判別目標(biāo),升華到如何進(jìn)行一維距離像的識別,雷達(dá)總體參數(shù)設(shè)計(jì)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22046

    瀏覽量

    618303
  • matlab
    +關(guān)注

    關(guān)注

    189

    文章

    3001

    瀏覽量

    234100
  • 雷達(dá)
    +關(guān)注

    關(guān)注

    50

    文章

    3119

    瀏覽量

    120074
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    設(shè)計(jì)與總結(jié)報(bào)告寫作基本要求

    設(shè)計(jì)與總結(jié)報(bào)告寫作基本要求
    發(fā)表于 08-01 01:01

    VCO原理 設(shè)計(jì)知識總結(jié)概括

    VCO原理 設(shè)計(jì)知識總結(jié)概括
    發(fā)表于 07-28 17:11

    基于DSP和FPGA技術(shù)的低信噪比雷達(dá)信號檢測

    dB時(shí)能測到雷達(dá)信號,使雷達(dá)的有效作用間隔進(jìn)步。本文主要先容基于DSP和FPGA技術(shù)的低信噪比情況下雷達(dá)
    發(fā)表于 08-15 09:43

    利用DSP和FPGA技術(shù)的低信噪比雷達(dá)信號檢測設(shè)計(jì)介紹

    dB時(shí)能測到雷達(dá)信號,使雷達(dá)的有效作用距離提高。本文主要介紹基于DSP和FPGA技術(shù)的低信噪比情況下雷達(dá)
    發(fā)表于 07-04 06:55

    基于DSP+FPGA雷達(dá)信號模擬器系統(tǒng)設(shè)計(jì)

    在實(shí)際的外場試飛過程中是不可能實(shí)現(xiàn)的,這也是雷達(dá)信號模擬器對場外試飛的一大優(yōu)勢。FPGA作為高性能數(shù)字信號處理系統(tǒng)中的關(guān)鍵部件,在雷達(dá)
    發(fā)表于 07-15 06:48

    如何利用DSP和FPGA技術(shù)檢測低信噪比雷達(dá)信號?

    dB時(shí)能測到雷達(dá)信號,使雷達(dá)的有效作用距離提高。有哪些方法能檢測低信噪比雷達(dá)信號 ? 可以利用DSP和
    發(fā)表于 08-05 07:30

    幾種最基本的通訊方式解釋與總結(jié)

    幾種最基本的通訊方式解釋與總結(jié)出發(fā)點(diǎn)在讀書的時(shí),對于幾種通訊總是一知半解,沒有刻意的去學(xué)習(xí)使用,直到工作后,才發(fā)現(xiàn),對于知識的應(yīng)用不能只是一知半解,要想對其熟練應(yīng)用,就必須理解透徹。如果文中有寫的有
    發(fā)表于 02-23 07:30

    一種基于DSP和FPGA雷達(dá)信號分選電路設(shè)計(jì)

    設(shè)計(jì)了一種基于DSP 和FPGA雷達(dá)信號分選電路,對密集的雷達(dá)信號進(jìn)行分選識別。系統(tǒng)利用FPGA
    發(fā)表于 07-16 10:52 ?26次下載

    FPGA雷達(dá)信號模擬器中的應(yīng)用

    基于FPGA的各種雷達(dá)信號產(chǎn)生方法,介紹了在FPGA中實(shí)現(xiàn)直接數(shù)字頻率合成器(DDS)以及提高輸出信號質(zhì)量的方法,編程實(shí)現(xiàn)了頻率捷變、線性調(diào)
    發(fā)表于 11-29 18:02 ?31次下載
    <b class='flag-5'>FPGA</b>在<b class='flag-5'>雷達(dá)</b><b class='flag-5'>信號</b>模擬器中的應(yīng)用

    基于DSP和FPGA技術(shù)的低信噪比雷達(dá)信號檢測

    基于DSP和FPGA技術(shù)的低信噪比雷達(dá)信號檢測 我國目前的海事雷達(dá)大多為進(jìn)口雷達(dá),有效探測距離小,在信噪比降為3 dB時(shí)已經(jīng)無法識別
    發(fā)表于 11-05 10:33 ?624次閱讀
    基于DSP和<b class='flag-5'>FPGA</b>技術(shù)的低信噪比<b class='flag-5'>雷達(dá)</b><b class='flag-5'>信號</b>檢測

    基于FPGA嵌入式系統(tǒng)的雷達(dá)信號模擬器

    基于FPGA嵌入式系統(tǒng)的雷達(dá)信號模擬器 在現(xiàn)代雷達(dá)系統(tǒng)的研制和調(diào)試過程中,對雷達(dá)性能和指標(biāo)的測試是一個(gè)重要環(huán)節(jié),在這個(gè)環(huán)節(jié)中,利用模擬目標(biāo)
    發(fā)表于 02-06 09:25 ?948次閱讀
    基于<b class='flag-5'>FPGA</b>嵌入式系統(tǒng)的<b class='flag-5'>雷達(dá)</b><b class='flag-5'>信號</b>模擬器

    基于FPGA雷達(dá)信號處理系統(tǒng)設(shè)計(jì)

    基于FPGA雷達(dá)信號處理系統(tǒng)設(shè)計(jì)的論文
    發(fā)表于 10-30 10:38 ?6次下載

    PIC單片機(jī)的一些學(xué)習(xí)心得與總結(jié)

    PIC單片機(jī)的一些學(xué)習(xí)心得與總結(jié)
    發(fā)表于 01-14 12:33 ?12次下載

    基于FPGA雷達(dá)信號采集系統(tǒng)設(shè)計(jì)

    近年來,雷達(dá)在軍用和民用領(lǐng)域都獲得了巨大的發(fā)展。雷達(dá)信號處理系統(tǒng)是雷達(dá)的關(guān)鍵模塊,對雷達(dá)定位精度起著決定性作用。
    發(fā)表于 11-22 07:25 ?4985次閱讀
    基于<b class='flag-5'>FPGA</b> 的<b class='flag-5'>雷達(dá)</b><b class='flag-5'>信號</b>采集系統(tǒng)設(shè)計(jì)

    雷達(dá)信號處理:FPGA還是GPU?

    FPGA和CPU一直是雷達(dá)信號處理不可分割的組成部分。傳統(tǒng)上FPGA用于前端處理,CPU用于后端處理。隨著雷達(dá)系統(tǒng)的處理能力越來越強(qiáng),越來越
    的頭像 發(fā)表于 12-14 11:46 ?3437次閱讀