異步計數(shù)器使用串聯(lián)連接在一起的觸發(fā)器，使輸入時鐘脈沖看起來通過計數(shù)器紋波

異步計數(shù)器可以有2 n -1可能的計數(shù)狀態(tài)，例如用于4位計數(shù)器的MOD-16（0-15）使其成為頻分應(yīng)用的理想選擇。但也可以使用基本的異步計數(shù)器配置來構(gòu)造計數(shù)狀態(tài)小于其最大輸出數(shù)的特殊計數(shù)器。例如，modulo或MOD計數(shù)器。

這是通過強(qiáng)制計數(shù)器在預(yù)定值處將其自身重置為零來實(shí)現(xiàn)的，從而產(chǎn)生一種具有截斷序列的異步計數(shù)器。然后計算到其最大模數(shù)（2 n ）的 n位計數(shù)器稱為全序列計數(shù)器和n位計數(shù)器，其模數(shù)小于最大值可能被稱為截斷計數(shù)器。

但為什么我們要創(chuàng)建一個不是MOD-4，MOD-8或其他模數(shù)的異步截斷計數(shù)器等于兩個人的力量。答案是我們可以通過使用組合邏輯來利用觸發(fā)器上的異步輸入。

如果我們采用模16式異步計數(shù)器并使用額外的邏輯門對其進(jìn)行修改，則可以制作給出十倍（10分頻）計數(shù)器輸出，用于標(biāo)準(zhǔn)十進(jìn)制計數(shù)和運(yùn)算電路。

這類計數(shù)器通常稱為十進(jìn)制計數(shù)器。十進(jìn)制計數(shù)器需要在輸出計數(shù)達(dá)到10的十進(jìn)制值時重置為零，即。當(dāng)DCBA = 1010時，我們需要將此條件反饋給復(fù)位輸入。具有從二進(jìn)制“0000”（BCD =“0”）到“1001”（BCD =“9”）的計數(shù)序列的計數(shù)器通常被稱為BCD二進(jìn)制編碼十進(jìn)制計數(shù)器，因?yàn)槠涫畟€狀態(tài)序列是一個BCD碼但二進(jìn)制十進(jìn)制計數(shù)器更常見。

異步十進(jìn)制計數(shù)器

這種類型的異步計數(shù)器在輸入時鐘信號的每個后沿從0000開始向上計數(shù)，直到達(dá)到輸出1001（十進(jìn)制9）。輸出QA和QD現(xiàn)在都等于邏輯“1”。在應(yīng)用下一個時鐘脈沖時，74LS10與非門的輸出從邏輯“1”變?yōu)檫壿嫛?”電平。

當(dāng)NAND門的輸出連接到CLEAR時所有74LS73 JK觸發(fā)器的（ CLR ）輸入，此信號使所有 Q 輸出重置為二進(jìn)制 0000 on 10.由于輸出 QA 和 QD 現(xiàn)在都等于邏輯“0”，因?yàn)橛|發(fā)器剛剛復(fù)位，的輸出NAND 門返回邏輯電平“1”，計數(shù)器再次從 0000 重新啟動。我們現(xiàn)在有十年或Modulo-10向上計數(shù)器。

十年計數(shù)器真值表

十進(jìn)制計數(shù)器時序圖

通過使用截斷計數(shù)器輸出序列的相同想法，上述電路可以很容易地適應(yīng)其他計數(shù)周期，只需更改與 NAND 輸入的連接即可柵極或使用其他邏輯門組合。

例如，通過簡單地將輸入連接到 NAND ，就可以輕松實(shí)現(xiàn)十二分之一（模12）來自“ QC ”和“ QD ”輸出的門，注意到12的二進(jìn)制等值 1100 且輸出“ QA “是最低有效位（LSB）。

由于 n 觸發(fā)器可實(shí)現(xiàn)的最大模數(shù)為 2 n ，這意味著當(dāng)你設(shè)計截斷的異步計數(shù)器時，你應(yīng)該確定2的最低功率大于或等于你想要的模數(shù)。

讓我們說希望計數(shù)從0到39，或mod-40并重復(fù)。然后所需的觸發(fā)器數(shù)量最多為6， n = 6 給出最大MOD為64，因?yàn)槲鍌€觸發(fā)器是不夠的，因?yàn)檫@只給我們一個MOD-32。

現(xiàn)在假設(shè)我們想建立一個用于頻分的“128分頻”計數(shù)器，我們需要級聯(lián)七個觸發(fā)器，因?yàn)?28 = 2 7 。使用雙觸發(fā)器，如74LS74，我們?nèi)匀恍枰膫€IC來完成電路。

一種簡單的替代方法是使用兩個TTL 7493作為4位紋波計數(shù)器/分頻器。由于128 = 16 x 8，一個7493可以配置為“16分頻”計數(shù)器，另一個7493可以配置為“8分頻”計數(shù)器。如圖所示，這兩個IC將級聯(lián)在一起形成一個“128分頻”分頻器。

當(dāng)然可以使用標(biāo)準(zhǔn)的IC異步計數(shù)器，例如TTL 74LS90可編程紋波計數(shù)器/分頻器，它可以是配置為除以2，除以5或兩者的任意組合。 74LS390是一款非常靈活的雙十進(jìn)制驅(qū)動器IC，具有大量“分頻”組合，范圍分為2,4,5,10,20,25,50和100。

分頻器

紋波計數(shù)器截斷序列以產(chǎn)生“n分頻”輸出的能力意味著計數(shù)器，尤其是紋波計數(shù)器，可用作分頻器以減少高頻時鐘頻率降低到更可用的值，用于數(shù)字時鐘和定時應(yīng)用。例如，假設(shè)我們需要精確的1Hz定時信號來操作數(shù)字時鐘。

我們可以使用配置為Astable Multivibrator的標(biāo)準(zhǔn)555定時器芯片輕松產(chǎn)生1Hz方波信號，但制造商數(shù)據(jù)表告訴我們555定時器具有典型的1-2％定時誤差，具體取決于制造商，并且在1Hz的低頻率下，這2％的定時誤差不好。

然而，數(shù)據(jù)表也是告訴我們555定時器的最大工作頻率約為300kHz，在這個高頻下誤差為2％，而在最大約6kHz時仍然很大，這是可以接受的。因此，通過選擇更高的定時頻率（例如262.144kHz）和18位紋波（Modulo-18）計數(shù)器，我們可以輕松制作精確的1Hz定時信號，如下所示。

來自18位異步紋波計數(shù)器的

1Hz定時信號

這當(dāng)然是非常簡單的例如，如何產(chǎn)生精確的定時頻率，但通過使用高頻晶體振蕩器和多位分頻器，可以生產(chǎn)精密頻率發(fā)生器，適用于從時鐘或手表到事件定時甚至電子鋼琴/合成器的全方位應(yīng)用或音樂類型的應(yīng)用程序。

不幸的是，異步計數(shù)器的一個主要缺點(diǎn)是時鐘脈沖到達(dá)其輸入之間存在一個小的延遲，并且由于內(nèi)部電路的存在，它在輸出端存在。在異步電路中，此延遲稱為傳播延遲，為異步紋波計數(shù)器提供“傳播計數(shù)器”的昵稱，在某些高頻率情況下，此延遲可能會產(chǎn)生錯誤輸出計數(shù)。

在大比特紋波計數(shù)器電路中，如果延遲為將各個階段加在一起以在計數(shù)器鏈的末端給出相加的延遲，輸入信號和計數(shù)的輸出信號之間的時間差可能非常大。這就是異步計數(shù)器通常不用于高頻計數(shù)電路的原因，因?yàn)樯婕按罅康奈弧?/p>

此外，計數(shù)器的輸出沒有固定的時間由于它們的時鐘順序，彼此之間的關(guān)系并不會在同一時刻發(fā)生。換句話說，輸出頻率逐個可用，這是一種多米諾骨牌效應(yīng)。然后，添加到異步計數(shù)器鏈的觸發(fā)器越多，最大工作頻率就越低，以確保準(zhǔn)確計數(shù)。為了克服傳播延遲的問題，開發(fā)了同步計數(shù)器。

然后總結(jié)一下異步計數(shù)器的一些優(yōu)點(diǎn)：

異步計數(shù)器可以很容易地通過Toggle或D-type觸發(fā)器制作。

它們被稱為“異步計數(shù)器”，因?yàn)橛|發(fā)器的時鐘輸入并非都由相同的時鐘信號驅(qū)動。

鏈中的每個輸出都取決于狀態(tài)與前一個觸發(fā)器輸出的變化。 / li>

異步計數(shù)器有時被稱為紋波計數(shù)器，因?yàn)閿?shù)據(jù)似乎從一個觸發(fā)器的輸出“波動”到下一個觸發(fā)器的輸入。

它們可以使用”除以n“計數(shù)器電路來實(shí)現(xiàn)。

截斷計數(shù)器可以產(chǎn)生任何模數(shù)計數(shù)。

異步計數(shù)器的缺點(diǎn)：

一個前可能需要“重新同步”輸出觸發(fā)器。

計算截斷序列不等于 2 n ，需要額外的反饋邏輯。

計算大量的比特，連續(xù)階段的傳播延遲可能會變得非常大。

這種延遲給它們起了“傳播計數(shù)器”的昵稱。

在高時鐘頻率下發(fā)生計數(shù)錯誤。

同步計數(shù)器更快，更可靠它們對所有觸發(fā)器使用相同的時鐘信號。