賽靈思 UltraFast 設(shè)計(jì)方法是用于為當(dāng)今可編程器件優(yōu)化設(shè)計(jì)進(jìn)程的一套最佳實(shí)踐。這些設(shè)計(jì)的規(guī)模與復(fù)雜性需要執(zhí)行特定的步驟與設(shè)計(jì)任務(wù)，從而確保設(shè)計(jì)每一個(gè)階段的成功開(kāi)展。依照這些步驟，并遵循最佳實(shí)踐，將幫助您以最快的速度和最高的效率實(shí)現(xiàn)期望的設(shè)計(jì)目標(biāo)。本設(shè)計(jì)指南 （UG949）將幫助您更有效地利用 UltraFast 設(shè)計(jì)方法的優(yōu)勢(shì)。

本文檔包括：

描述了各種設(shè)計(jì)任務(wù)、分析與報(bào)表特性，以及用于設(shè)計(jì)創(chuàng)建和收斂的最佳實(shí)踐。

UltraFast 設(shè)計(jì)方法快捷參考指南 (UG1231) 重點(diǎn)介紹易用型雙面卡格式的關(guān)鍵設(shè)計(jì)方法步驟。

UltraFast 設(shè)計(jì)方法檢查表 (XTP301) 可通過(guò) Xilinx Documentation Navigator 訪問(wèn)，另外也能夠以單獨(dú)電子數(shù)據(jù)表的形式查看。您可以借助該檢查表認(rèn)清設(shè)計(jì)進(jìn)程中的常見(jiàn)錯(cuò)誤與決策點(diǎn)。

可以在 Vivado Design Suite 中使用 Tcl 命令 report_methodology，在每個(gè)設(shè)計(jì)階段做設(shè)計(jì)方法論相關(guān)的設(shè)計(jì)規(guī)則檢查 (DRC)。

UltraFast 設(shè)計(jì)方法系統(tǒng)級(jí)設(shè)計(jì)流程框圖展示了完整的 Vivado Design Suite 設(shè)計(jì)流程圖，這個(gè)可以在 Xilinx Documentation Navigator 中找到。您可以通過(guò)單擊框圖中的設(shè)計(jì)步驟打開(kāi)相關(guān)文檔、輔助材料，以及常見(jiàn)問(wèn)題解答，幫助啟動(dòng)設(shè)計(jì)。

自推出以來(lái)，UG949 已經(jīng)成為廣大 Vivado 設(shè)計(jì)套件用戶的必備設(shè)計(jì)寶典之一。為了方便中國(guó)用戶更快地理解和掌握 Vivado 設(shè)計(jì)套件，我們特別推出中文版 UG949?，F(xiàn)在，UG949 已經(jīng)完成最新版本的更新，并上線供廣大用戶下載。