相信大家都玩過屏幕，在FPGA上使用最多的就是VGA/HDMI接口的顯示器了，這兩種顯示器的優(yōu)點就不....

單位寬（Single bit）信號即該信號的位寬為1，通?？刂菩盘柧佣唷τ诖祟愋盘?，如需跨時鐘域可....

今天跟大家分享的內(nèi)容很重要，也是調試FPGA經(jīng)驗的總結。隨著FPGA對時序和性能的要求越來越高，高頻....

一. 簡介 相信大家對于PID控制算法，都不感到陌生了，平衡車就是靠它平衡起來的，還有飛控的平衡算法....

在進行姿態(tài)解算分享之前，先分享一個踩坑經(jīng)歷。一般來說MPU6050的ID讀出為0x68，淘寶上買到的....

當今，隨著互聯(lián)網(wǎng)技術的迅速發(fā)展，采用以太網(wǎng)實現(xiàn)數(shù)據(jù)采集和控制方面的應用，成為了電子系統(tǒng)設計的熱點。以....

因此復位功能是很重要的一個功能。數(shù)字電路的復位通?？煞譃椋和綇臀慌c異步復位。

有限狀態(tài)機是由寄存器組和組合邏輯構成的硬件時序電路，其狀態(tài)（即由寄存器組的1和0的組合狀態(tài)所構成的有....

時鐘的時序特性主要分為抖動(Jitter)、偏移(Skew)、占空比失真(Duty Cycle Di....

Verilog作為一種HDL語言，對系統(tǒng)行為的建模方式是分層次的。比較重要的層次有系統(tǒng)級（syste....

PCI Express 是用來互聯(lián)計算機和外圍設備的高速接口總線，是一種能夠應用于移動設備，臺式電腦....

觸發(fā)器可以被配置(編程)為寄存器或鎖存器；復用器可以被配置為選擇一個到邏輯塊的輸入或 LUT 的輸出....

單元仿真要求代碼行覆蓋率、條件分支覆蓋率、表達式覆蓋率必須達到100％，這三種覆蓋率都可以通過mod....

Pad-to-Setup：也被稱為OFFSET IN BEFORE約束，是用來保證外部輸入時鐘和外部....

很多工程師在使用Xilinx開發(fā)板時都注意到了一個問題，就是開發(fā)板中將LVDS的時鐘輸入(1.8V電....

隨著消費電子和通信等終端設備需求總量的增長，人工智能、大數(shù)據(jù)、云計算、智能汽車以及物聯(lián)網(wǎng)邊緣計算的發(fā)....

鎖相環(huán)的鎖定是指鎖相環(huán)的輸出頻率等于輸入頻率，而輸出信號的相位跟隨輸入信號的變化而變化。

比如ALTERA的Quartus II軟件、開發(fā)板和配置調試工具USB Blaster，以及仿真軟件....

FPGA的開發(fā)流程是遵循著ASIC的開發(fā)流程發(fā)展的，發(fā)展到目前為止，F(xiàn)PGA的開發(fā)流程總體按照圖1進....

IP 本來的意思是知識產(chǎn)權，而在半導體領域，CPU 核、大規(guī)模宏單 元等功能模塊被稱為IP（設計資產(chǎn)....

在組合邏輯中，由于門的輸入信號通路中經(jīng)過了不同的延時，導致到達該門的時間不一致叫競爭。產(chǎn)生毛刺叫冒險....

為了方便識別哪些Bank之間可以互調，必須先對FPGA各個Bank進行區(qū)分。在原理圖編輯界面中，執(zhí)行....

很多開發(fā)板的程序寫的很爛，筆者也做過一段時間的開發(fā)板設計。筆者覺得很大程度上，開發(fā)板在誤人子弟。不過....

IC設計的基本規(guī)則和流程是一樣的，無論啥樣的都會加到其中。HDL,FPGA和軟件等是幫助我們理解芯片....

時至今日，F(xiàn)PGA市場的主要業(yè)者僅剩數(shù)家，包括Altera、Xilinx（賽靈思，過去稱為：智霖科技....

SOPC技術，即軟核處理器，最早是由Altera公司提出來的，它是基于FPGA的SOC片上系統(tǒng)設計技....

FPGA 可編程的特性決定了其實現(xiàn)數(shù)字邏輯的結構不能像專用 ASIC 那樣通過固定的邏輯門電路來完成....

1）靈活性：通過對 FPGA 編程，F(xiàn)PGA 能夠執(zhí)行 ASIC 能夠執(zhí)行的任何邏輯功能。FPGA ....

這里的面積指一個設計消耗FPGA/CPLD的邏輯資源的數(shù)量，對于FPGA可以用消耗的FF（觸發(fā)器）和....

時鐘的時序特性主要分為抖動（Jitter）、偏移（Skew）、占空比失真（Duty Cycle Di....