定點乘法器設(shè)計優(yōu)化V1 因為仿真的A比較小,15位的值和符號位是一樣的,沒有影響,所以當(dāng)時沒有發(fā)現(xiàn)。需要對符號位擴(kuò)展一位,變.... FPGA開發(fā) 發(fā)表于 04-14 09:34 ?845次閱讀