微控制器為物聯(lián)網(wǎng)：小體積帶來(lái)大影響

處理器都工作在幾乎所有連接的設(shè)備的關(guān)鍵要素，并有望帶動(dòng)數(shù)以百萬(wàn)計(jì)的“終端節(jié)點(diǎn)”，為物聯(lián)網(wǎng)（物聯(lián)網(wǎng)）的部署。端節(jié)點(diǎn)包括數(shù)據(jù)融合組件，結(jié)合多種功能在單個(gè)器件中的各種元素，如米，傳感器，顯示器，和預(yù)處理器，以及。在物聯(lián)網(wǎng)端節(jié)點(diǎn)一個(gè)常見的需求是需要小尺寸，因?yàn)檫@些設(shè)備通常限制在一個(gè)非常小的足跡。考慮，例如，可佩戴裝置;體積小，重量輕是客戶認(rèn)可的關(guān)鍵。單片機(jī)在小包裝為控制規(guī)模受限的物聯(lián)網(wǎng)終端節(jié)點(diǎn)應(yīng)用的完美元素。許多MCU還具有附加功能，可以很容易地適應(yīng)一個(gè)非常強(qiáng)大的設(shè)計(jì)中融入了針腳限制外形。靈活的引腳分配，自主運(yùn)行和智能外設(shè)互連的先進(jìn)功能的小引腳數(shù)MCU有進(jìn)一步提升自己的能力，使大小受限的應(yīng)用有很大的影響的一些例子。

小引腳數(shù)封裝

小尺寸封裝是一個(gè)關(guān)鍵推動(dòng)因素配合的MCU到深受廣大物聯(lián)網(wǎng)端點(diǎn)所允許的限制電路板空間?？纱┐髟O(shè)備，特別是，將具有非常有限的空間，但是仍然會(huì)需要顯著處理能力和存儲(chǔ)，以執(zhí)行傳感器，傳感聚合器，和控制器所需的前端功能。芯片級(jí)封裝（CSP）提供了一個(gè)超小尺寸，無(wú)需異國(guó)情調(diào)的制造能力。飛思卡爾的Kinetis KL03 20引腳CSP MCU系列，例如，采用20引腳CSP格式有1.6×2.0平方毫米封裝尺寸。如在圖1中所示的圖示中，20針裝置具有20焊錫凸塊的細(xì)微間隔裝配到電路板空間最小量。

圖1：飛思卡爾KL03系列單片機(jī)在芯片級(jí)封裝。 （飛思卡爾提供）小型封裝不需要提供小的處理能力，但是。該KL03具有強(qiáng)大的48MHz的32位ARM Cortex-M0處理器具有32 KB的片上閃存和2 KB的片上SRAM的核心。多個(gè)串口（LPUART，SPI，I2C）可以很容易地將MCU連接到標(biāo)準(zhǔn)外設(shè)。一個(gè)12位ADC的模擬比較器和內(nèi)部基準(zhǔn)電壓支持常見的檢測(cè)要求。定時(shí)操作，在物聯(lián)網(wǎng)應(yīng)用中非常常見，都與一個(gè)低功率定時(shí)器，以及一個(gè)實(shí)時(shí)時(shí)鐘的支持。脈沖寬度調(diào)制（PWM）定時(shí)器還可以簡(jiǎn)化機(jī)械控制應(yīng)用。在一個(gè)非常小的20引腳CSP格式，這大的權(quán)力是可用來(lái)設(shè)計(jì)的大能力的一個(gè)很好的例子。

智能一體化

MCU廠商不只有提供強(qiáng)大的CPU小包裝卻停止。添加智能集成 - 專門的硬件，可最大限度地減少外部配套設(shè)備 - 是另一種方式來(lái)收拾盡可能多的功能集成到一個(gè)小的電路板空間。作為一個(gè)例子，有多少次，你需要少量額外的簡(jiǎn)單的組件結(jié)合外部函數(shù)，這樣他們可以裝配到銷有限的設(shè)備？你也需要做這樣的一種方式來(lái)加快輸入信號(hào)的處理時(shí)，CPU管理位感應(yīng)回路太慢或使用了太多寶貴的CPU時(shí)間？ MCU制造商開始通過(guò)片上添加用戶邏輯來(lái)解決這些需求更多的邏輯集成。這種類型的智能一體化的一個(gè)例子是從Microchip PIC16（L）F1503的MCU。該裝置包括少量在其上配置的邏輯的，使用所謂的可配置邏輯單元或社區(qū)學(xué)習(xí)。這些邏輯單元可以被用來(lái)創(chuàng)建從設(shè)備輸入端和內(nèi)部信號(hào)的簡(jiǎn)單的邏輯功能。 CLC的輸出可用于在設(shè)備的輸出或內(nèi)部設(shè)備。 CLC結(jié)構(gòu)的圖示于圖2。

圖2：PIC芯片上配置邏輯框圖。 （Microchip的提供）多達(dá)16個(gè)輸入可以選擇，然后邏輯功能可用來(lái)創(chuàng)建四個(gè)生成的輸出。每個(gè)輸出可單獨(dú)使能，極性選擇，邊緣檢測(cè)，或注冊(cè) - 這取決于正用于輸出。八個(gè)可能的邏輯功能包括選擇的AND-OR，OR-XOR，鎖存器，和寄存器 - 所有需要的銷受限設(shè)備上的常用功能。例如，你可以從你的板子一些簡(jiǎn)單的門集成到MCU，也可以創(chuàng)建一些簡(jiǎn)單的功能來(lái)消除CPU周期通常用來(lái)合并或條件的設(shè)備投入。需要注意的是外設(shè)，現(xiàn)在可以使用硬件，而不是CPU密集型輪詢和“位模擬”技術(shù)相結(jié)合。這原來(lái)簡(jiǎn)單的外設(shè)集成到更智能的人，使他們能夠獨(dú)立CPU的監(jiān)督工作。一個(gè)ADC，定時(shí)器，中斷控制器，現(xiàn)在可以方便地組合成一個(gè)完整的傳感子系統(tǒng)，與CPU干預(yù)僅在需要時(shí)子系統(tǒng)需要它，也許當(dāng)一個(gè)或超時(shí)條件出界外發(fā)生。對(duì)于Microchip的配置邏輯努力的概況看到的產(chǎn)品培訓(xùn)模塊恰當(dāng)?shù)孛麨椤翱膳渲眠壿媶卧??！?/p>

高效引腳分配

其中一個(gè)使用小引腳數(shù)MCU的問題越來(lái)越分配給IO引腳正確的函數(shù)。在許多微控制器的輸出引腳被多個(gè)外設(shè)共享，這是可能的，你要使用的外設(shè)有沖突的IO任務(wù)。這使得很難得到你想要在最小包裝的功能數(shù)量。您可能需要使用特定的資源組合一個(gè)較大的封裝。 IO分配也影響板布局和信號(hào)路由。你可以使用更多的電路板空間或多個(gè)信號(hào)層比理想情況下，如果銷不放置在方便的地方結(jié)束。一些MCU廠商正在解決這些局限，增加引腳分配的靈活性。恩智浦，例如，增加了可用于為各種片上外設(shè)的信號(hào)“交換”針位置的IO引腳矩陣。由于提供了恩智浦LPC82x系列（圖3），在IO-開關(guān)矩陣提供29 IO引腳一個(gè)交換能力。 GPIO信號(hào)，定時(shí)器，串行外圍設(shè)備，甚至模擬輸入可任意切換到器件的引腳你的愿望。

圖3：恩智浦LPC82x系列的IO引腳開關(guān)矩陣。 （恩智浦提供）的開關(guān)矩陣，可以從任何的29 IO引腳到任何內(nèi)置外設(shè)全面的連通性。 （只有少數(shù)例外，例如，JTAG引腳始終會(huì)分配給PIO_0給PIO_4當(dāng)器件處于邊界掃描模式和PIO_4用于喚醒從深度掉電，這些例外情況是可以理解的，因?yàn)橄嚓P(guān)的功能是使特定的設(shè)備。）開關(guān)矩陣是非常靈活，你甚至可以將多個(gè)外設(shè)輸入到同一個(gè)器件的引腳，以減少總引腳數(shù)還要多。列入對(duì)LPC82x MCU的開關(guān)矩陣的顯著提高你的能力，以獲得正確的信號(hào)恰到好處的引腳，允許您使用您的具體應(yīng)用的最小尺寸的封裝和電路板空間。恩智浦還提供工程師題為產(chǎn)品培訓(xùn)模塊“介紹IO開關(guān)矩陣”，它可以在向Digi-Key的網(wǎng)站上找到。

自主外設(shè)操作

有效利用MCU引腳可以通過(guò)MCU的硬件功能，連接輸入引腳和內(nèi)部外圍設(shè)備的支持。這允許創(chuàng)建銷效率，需要很少或沒有CPU干預(yù)自主外設(shè)?？紤]瑞薩RL78 / G13系列MCU（例如，R5F1007DANA＃U0），其中有一個(gè)事件鏈路控制器（ELC），其選擇的各種活動(dòng)（如外部輸入中斷，內(nèi)部中斷，定時(shí)器中斷，或者比較匹配的結(jié)果），并經(jīng)由硬件到所需的外圍設(shè)備輸入連接它們。如圖4時(shí)，它使用一個(gè)外部中斷以觸發(fā)一個(gè)模擬 - 數(shù)字轉(zhuǎn)換。這是可以實(shí)現(xiàn)而不涉及CPU的，甚至可能是在CPU處于低功率休眠模式。這有效地使用IO資源，同時(shí)保持功耗盡可能地低，對(duì)大多數(shù)的IoT應(yīng)用的另一個(gè)關(guān)鍵要求。

圖4：在瑞薩電子RL78 / G13系列MCU使用事件鏈接控制器。摘要低引腳數(shù)封裝（瑞薩提供）是理想的許多物聯(lián)網(wǎng)應(yīng)用，并利用這些小的包時(shí)，你不必放棄強(qiáng)大的處理能力。通過(guò)IO開關(guān)矩陣高效引腳映射，事件鏈接控制器，或片上可配置邏輯單元能提高銷效率，以確保在最尺寸受限的物聯(lián)網(wǎng)應(yīng)用中使用的是最小的電路板空間。