一款基于瑞士電子與微技術中心 CSEM?(Centre Suisse d'Electronique et de Microtechnique——位于瑞士的致力于可持續(xù)發(fā)展的公益性研究與技術組織)以及晶片制造商三重富士通 MIFS?(Mie Fujitsu Semiconductor)?最新技術的 32 位 RISC 控制器，功耗低至 2.5 W/MHz。包括附帶全體程序庫的工藝設計工具包（PDK）和模擬 IP 單元在內的完整設計系統(tǒng)即將上市。

依托 55 nm CMOS 制程，該 RISC 控制器得以生產(chǎn)。為此，瑞士電子與微技術中心以及晶片生產(chǎn)商三重富士通（MIFS）達成合作。瑞士電子與微技術中心引入其多年研發(fā)超低功耗 ASIC 的經(jīng)驗，三重富士通則帶來節(jié)能的 （ELP）DDC 技術。

這兩項技術的典型結晶是 32 位 RISC 控制器，僅需 2.5 W/MHz 的功耗即可工作，創(chuàng)造了 32 位 RISC 微控制器功耗的最低紀錄?，F(xiàn)已提供完整的工藝設計工具包（PDK）以及一系列硅檢驗的混合信號 IP?？刂破魇褂?0.5 V 的近閾值電壓。降低此電壓至關重要，因為其以幾何級數(shù)影響功耗。

對應用于物聯(lián)網(wǎng)領域的控制器來說，盡可能低的功耗十分關鍵。因為電池應使用壽命較長，同時又要足夠小。只有這樣才能使得微型傳感器節(jié)點具備控制器和無線電單元，并能夠在較長時間內獨立工作。最好能讓電池被能量收集裝置所取代或補充電量。

因此，這樣的微型傳感器節(jié)點被稱為“智慧微塵”。瑞士電子與微技術中心以及三重富士通的新 RISC 處理器向該愿景更近了一步。瑞士電子與微技術中心聯(lián)合與無線系統(tǒng)部副總裁 Alain-Serge Porret 表示：“低電壓設計對未來物聯(lián)網(wǎng)設備至關重要”。包括附帶全部程序庫的工藝設計工具包（PDK）和模擬 IP 單元在內的完整設計系統(tǒng)即將上市。

實現(xiàn)低電壓值的一個前提是三重富士通研發(fā)的 DDC 技術。由于 對 RDF （隨機摻雜波動）的免疫，DDC 適合于低電壓工作。不過，低電壓工作受到過程、溫度等波動的制約。為了降低這些波動，瑞士電子與微技術中心已經(jīng)投入一系列設計技術，并將體偏置基礎上的自適應動態(tài)頻率調節(jié)（ADVbbFS）作為最重要的 IP 之一予以實施。

三重富士通高級副總裁 Keizaburo Yoshie 認為：“通過瑞士電子與微技術中心的超低功耗技術與三重富士通的 DDC 處理技術的結合，能源利用效率無與倫比的物聯(lián)網(wǎng)芯片才能被研發(fā)出來”。