（文章來源：OFweek電子工程網(wǎng)）

FPGA中的可編程邏輯塊是查找表（LUT），它可以通過編程實現(xiàn)任意布爾函數(shù)：4個，5個或6個輸入具有一個或兩個輸出。

在Flex Logix EFLX陣列中，LUT是一個雙4輸入LUT，它可以組合形成一個5輸入LUT。LUT輸出可以任意存儲在觸發(fā)器中。LUT通常被分組為具有進位邏輯的四個組，以便于加法器和移位器。另一個可編程邏輯塊是MAC（乘法累加器）或DSP加速器塊。

在Flex邏輯EFLX陣列中，有一個22位預(yù)加器，一個22x22乘法器和一個4位后置加法器／累加器。 MAC可以組合或級聯(lián)以實現(xiàn)快速DSP功能。

可編程邏輯塊由設(shè)置LUT數(shù)值的配置位編程，選擇是否旁路使用觸發(fā)器，是否激活進位邏輯等。配置位還對MAC的操作進行編程。通常在FPGA中，配置位從外部閃存加載。對于嵌入式FPGA，它是相同的，因為幾乎所有的SoC都有一個從外部閃存引導(dǎo)的ARM／ARC ／MIPS等處理器。同樣的閃存用于存儲嵌入式閃存的配置位。

可編程邏輯塊接收輸入并將輸出發(fā)送到互連網(wǎng)絡(luò)，該互連網(wǎng)絡(luò)允許從FPGA架構(gòu)中的任意邏輯塊可編程地進行連接?；ミB結(jié)構(gòu)同樣也由配置位編程。互連結(jié)構(gòu)通常是FPGA架構(gòu)的主體。嵌入式FPGA的主要區(qū)別是互連結(jié)構(gòu)的設(shè)計。最佳互連使用較小的面積和較少的金屬層，同時提供資源的高利用率。

與FPGA芯片不同，嵌入式FPGA中沒有PHY／SERDES／PLL。嵌入式FPGA中有一個I／O環(huán)，但它是真正簡單的數(shù)字互連到芯片的其余部分。嵌入式FPGA有成百上千的互連，它們可以在芯片內(nèi)全速運行。這種I／O寬度和帶寬的增加是將FPGA嵌入到芯片的巨大優(yōu)勢。