DSP有限的片內(nèi)存儲(chǔ)器容量往往使得設(shè)計(jì)人員感到捉襟見肘，特別是在數(shù)字圖像處理、語音處理等應(yīng)用場(chǎng)合，需要有高速大容量存儲(chǔ)空間的強(qiáng)力支持。因此，需要外接存儲(chǔ)器來擴(kuò)展DSP的存儲(chǔ)空間。

在基于DSP的嵌入式應(yīng)用中，存儲(chǔ)器系統(tǒng)逐漸成為功耗的主要來源。例如Micron公司的MT48LC2Mx32B2-5芯片，在讀寫時(shí)功耗最大可以到達(dá)924 mW，而大部分DSP的內(nèi)核功耗遠(yuǎn)遠(yuǎn)小于這個(gè)數(shù)值。如TI的TMS320C55x系列的內(nèi)核功耗僅僅為0.05 mW/MIPS。所以說，優(yōu)化存儲(chǔ)系統(tǒng)的功耗是嵌入式DSP極其重要的設(shè)計(jì)目標(biāo)。本文主要以訪問外部SDRAM為例來說明降低外部存儲(chǔ)系統(tǒng)功耗的設(shè)計(jì)方法。

1 SDRAM功耗來源

SDRAM內(nèi)部一般分為多個(gè)存儲(chǔ)體，通過行、列地址分時(shí)復(fù)用，系統(tǒng)地址總線對(duì)不同存儲(chǔ)體內(nèi)不同頁面的具體存儲(chǔ)單元進(jìn)行尋址。SDRAM每個(gè)存儲(chǔ)體有2個(gè)狀態(tài)，即激活狀態(tài)和關(guān)閉狀態(tài)。在一次讀寫訪問完畢后，維持存儲(chǔ)體激活狀態(tài)稱為開放的頁策略(open-page policy)，頁面寄存器中保存已經(jīng)打開的行地址，直到它不得不被關(guān)閉，比如要執(zhí)行刷新命令等;訪問完畢后關(guān)閉存儲(chǔ)體稱為封閉的頁策略(close- page pol-icy)。

為了更好地決定選擇哪種策略，需要熟悉SDRAM功耗的特點(diǎn)。SDRAM的功耗主要有3個(gè)來源：激活關(guān)閉存儲(chǔ)體、讀寫和刷新。在大部分程序中，激活關(guān)閉存儲(chǔ)體引起的功耗占到訪存操作的總功耗的一半以上。圖1給出了對(duì)同一SDRAM行進(jìn)行讀寫時(shí)，采用開放的頁策略和封閉的頁策略的功耗比較(假設(shè)激活關(guān)閉存儲(chǔ)體一次消耗功耗為1)，經(jīng)計(jì)算可知，若連續(xù)的幾個(gè)讀寫操作在同一行，采用開放的頁策略可以節(jié)省功耗。

圖1 開放的頁策略和封閉的頁策略的功耗比較

根據(jù)上面對(duì)SDRAM功耗的特點(diǎn)的分析可知，盡量減少激活/關(guān)閉存儲(chǔ)體引起的附加功耗開銷，是優(yōu)化SDRAM存儲(chǔ)系統(tǒng)功耗的根本，另外不能忽視一直處于激活狀態(tài)的存儲(chǔ)體帶來的功耗。

2 訪問SDRAM的低功耗優(yōu)化設(shè)計(jì)方案

為更好的管理外部SDRAM，大部分嵌入式DSP片上集成和外部存儲(chǔ)器的接口EMIF(External Memory Interface)，DSP的片內(nèi)設(shè)備通過EMIF訪問和管理存儲(chǔ)器。由EMIF將對(duì)同一行的讀寫盡量歸并到一起進(jìn)行，減少激活/關(guān)閉存儲(chǔ)體引起的附加功耗開銷。圖2為基于總線監(jiān)測(cè)的讀寫歸并設(shè)計(jì)方案的框圖。

圖2 基于總線監(jiān)測(cè)的讀寫歸并設(shè)計(jì)方案的框圖

1)采用塊讀的方法取指令。加入簡(jiǎn)化的指令Cache(I-Cache)，將對(duì)SDRAM的讀程序讀操作按塊進(jìn)行。只有在Cache錯(cuò)過時(shí)，由Cache通過EMIF對(duì)SDRAM進(jìn)行塊讀，每次讀16個(gè)字節(jié)。

2)加入寫后數(shù)據(jù)緩沖區(qū)(WPB，Write PoST Buffer)，將數(shù)據(jù)總線上的請(qǐng)求發(fā)往WPB，由WPB對(duì)SDRAM進(jìn)行塊寫、讀寫歸并。

3)動(dòng)態(tài)監(jiān)測(cè)EMIF總線的利用率，塊讀和讀寫歸并時(shí)采用開放的頁策略，當(dāng)總線利用率較低時(shí)，采用封閉的頁策略，當(dāng)總線利用率很低時(shí)，將SDRAM進(jìn)入休眠模式。

3 訪問SDRAM的低功耗設(shè)計(jì)

3.1 采用塊讀的I-Cache

對(duì)于程序總線的讀操作，根據(jù)程序的局部性原理，下一次要取得指令和當(dāng)前要取指的指令在空間上很可能相鄰，因此對(duì)于讀程序采用塊讀的方法，每次讀一個(gè)塊，而不是一個(gè)字，并采用開放的頁策略，因此對(duì)同一行的讀寫操作不需要額外的激活/關(guān)閉操作，可以較快的完成。

當(dāng)指令放在片外存儲(chǔ)器里時(shí)，可以將CPU最近使用的指令放在I-Cache中，鑒于改善整個(gè)系統(tǒng)的性能和低功耗設(shè)計(jì)的需求。DSP的I-Cache大小設(shè)計(jì)為8 KB，包括2塊存儲(chǔ)器，其結(jié)構(gòu)相同，每一塊結(jié)構(gòu)如下：

1)數(shù)據(jù)隊(duì)列，每個(gè)隊(duì)列包含256行，每行16個(gè)字節(jié)。當(dāng)I-Cache錯(cuò)過時(shí)，會(huì)采用最近最少使用算法(LRU)替換掉最長(zhǎng)時(shí)間沒有使用的行。

2)行有效位隊(duì)列，每行有一個(gè)行有效位，一旦一行裝滿數(shù)據(jù)。就置位該行有效位。

3)標(biāo)簽隊(duì)列，每一行有一個(gè)標(biāo)簽域，表明該行的數(shù)據(jù)的起始地址。當(dāng)一行填滿，相應(yīng)的標(biāo)簽將存到該行的標(biāo)簽域中。

如果要取的指令字在I-Cache中(命中)，I-Cache會(huì)直接將其送給DSP。如果要取的指令字不在I-Cache中(錯(cuò)過)，I-Cache會(huì)通過EMIF從外部存儲(chǔ)器接口讀取4個(gè)32 b的代碼塊。一旦這個(gè)指令字被讀到I-Cache中，就送給CPU。

3.2 寫后緩沖區(qū)的設(shè)計(jì)

數(shù)據(jù)在存儲(chǔ)器中的存放位置可能不像程序空間那么連續(xù)，而且數(shù)據(jù)空間有讀寫，對(duì)數(shù)據(jù)空間讀寫SDRAM進(jìn)行優(yōu)化的基本思想是，歸并對(duì)SDRAM同一行的讀寫操作。具體來說，包括歸并對(duì)同一行的多個(gè)讀操作、歸并對(duì)同一行的多個(gè)寫操作，歸并對(duì)同一行的多個(gè)讀寫操作3種情況，文獻(xiàn)提出了這種設(shè)計(jì)方法，其基本思想是：系統(tǒng)從預(yù)取緩沖區(qū)(FB，F(xiàn)etch Buffer)中取數(shù)據(jù);寫數(shù)據(jù)時(shí)，先寫到寫歸并緩沖區(qū)(WCB，Write Combine Buffer);對(duì)在FB或WCB中的同一行的讀寫請(qǐng)求進(jìn)行歸并。但此設(shè)計(jì)方法是針對(duì)有一級(jí)Cache的通用微處理器系統(tǒng)，過于復(fù)雜，實(shí)現(xiàn)代價(jià)過高，不適合于本文研究的沒有一級(jí)數(shù)據(jù)Cache的DSP，因此這里采用寫后緩沖區(qū)(Write Post Buffer)的方法，具體設(shè)計(jì)方法如下：