2．3．2 調試器固件設計

　　調試器固件的功能分成兩個方面：一方面是下行數(shù)據(jù)發(fā)送，在完成USB設備的枚舉過程后，接收USB接口的調試協(xié)議數(shù)據(jù)，解析得到的調試命令和調試數(shù)據(jù)，再將調試命令和調試數(shù)據(jù)分別寫入 JTAG控制器模塊的命令寄存器和數(shù)據(jù)寄存器；另一方面監(jiān)控目標機的返回信息，并將返回信息通過USB接口發(fā)送給調試主機。

　　本文中的軟件部分主要負責調試協(xié)議數(shù)據(jù)的生成和傳送，具體的調試命令解析和JTAG邊界掃描時序的產(chǎn)生，全部由硬件實現(xiàn)，保證了調試效率的最大化。

　　3 M8051調試系統(tǒng)的測試

　　3．1 測試環(huán)境

　　測試環(huán)境包括軟件環(huán)境和硬件環(huán)境。軟件環(huán)境包括Kell C51編譯器和Xilinx ISE Design Suite；硬件環(huán)境包括PC機、本文開發(fā)的調試器電路板和基于M8051處理器的目標板。測試環(huán)境如圖7所示。

　　3．2 調試系統(tǒng)的功能測試

　　功能測試的項目主要包括：涮試開始／停止、單步運行、斷點、讀寫寄存器、瀆寫存儲器等。經(jīng)測試，以上調試操作穩(wěn)定可靠。以斷點操作為例，斷點操作是軟件調試過程中最重要的手段之一，本文斷點功能經(jīng)測試完全可靠。測試結果如圖8所示。CPU從PC指針為零處開始執(zhí)行，到達斷點地址0x0006處停止執(zhí)行，并將處理器的最新狀態(tài)更新到用戶界面上。

　　3．3 調試器的主要參數(shù)

　　本調試器采用USB2．0全速（12 Mbps）接口，調試器內部M8051處理器主頻為48 MHz，JTAG協(xié)議數(shù)據(jù)收發(fā)速度達到8 Mbps。采用Spartan-6 xc6slx16 FPGA芯片實現(xiàn)，F(xiàn)PGA資源使用情況如下：可配置邏輯單元Slice1439個，占該資源總數(shù)的63％；嵌入式存儲模塊BLOCKRAM 144 KB，占該資源總數(shù)的14％；I／O接口數(shù)24個，占該資源總數(shù)的13％；時鐘管理模塊DCM 1個，占該資源總數(shù)的25％。

　　結語

　　本文給出的基于USB接口、以單一FPGA芯片實現(xiàn)的M8051嵌入式淵試器系統(tǒng)，不僅突破了傳統(tǒng)調試器的速度瓶頸，而且大大簡化了系統(tǒng)的復雜度。經(jīng)測試，本調試器系統(tǒng)能夠高效地完成M8051處理器的軟件開發(fā)，是一種易于被開發(fā)者接受的高性價比、實用的調試器方案。