引言

MB90F540/545是富士通公司F2MC -16LX系列中一款帶CAN控制器的單片機(jī)，圖1為MB90F540/545單片機(jī)功能框圖，除具備F2MC -16LX系列單片機(jī)速度快、ROM和RAM容量大、工作溫度寬、可靠性高的特點(diǎn)外，還具有雙UART、雙CAN控制器以及4通道的可編程脈沖發(fā)生器(PPG)、8通道輸入捕獲單元(ICU)、4通道的輸出比較單元(OCU)、8路10位A/D并具備外部總線功能，適合在可靠性要求高的電力、汽車等工業(yè)控制中應(yīng)用。MB90F540/545單片機(jī)的最小時(shí)鐘周期為62.5ns/16MHz，外部總線訪問(wèn)最快只有3個(gè)最小時(shí)鐘周期，而且所有輸入、輸出信號(hào)都被指定為CMOS電平。當(dāng)外部的設(shè)備連接到總線上時(shí)，必須要考慮這些限制條件，以解決信號(hào)延遲和畸變。本文討論MB90540/545單片機(jī)的外部總線擴(kuò)展技術(shù)。

外部總線訪問(wèn)控制

MB90F540/545的外部總線接口信號(hào)包括：16位的地址/數(shù)據(jù)復(fù)用總線AD00~AD15，高8位地址總線A16~A24；擴(kuò)展控制信號(hào)有RDY、WRL、WRH、HRQ、HAK、CLK、RD 和 ALE。

外部數(shù)據(jù)、地址、控制信號(hào)由自動(dòng)準(zhǔn)備功能選擇寄存器(ARSR)、外部地址輸出控制寄存器(HCAR)和總線控制信號(hào)選擇寄存器(ECSR)進(jìn)行控制。它們的功能分別是：

圖2為外部16位總線訪問(wèn)時(shí)的時(shí)序圖。當(dāng)不使用自動(dòng)等待功能時(shí)，無(wú)論是8/16位總線模式，訪問(wèn)外部存儲(chǔ)器只需要三個(gè)機(jī)器時(shí)鐘周期。如果訪問(wèn)外部低速存儲(chǔ)器或外設(shè)，就需要設(shè)置ARSR，插入合適的等待周期，以滿足訪問(wèn)時(shí)序的要求。也可以通過(guò)設(shè)置保持信號(hào)為高，在讀寫周期的相應(yīng)位置插入保持周期直到保持信號(hào)輸入引腳電平變低，來(lái)滿足外部存儲(chǔ)器或外設(shè)的要求。

在進(jìn)行內(nèi)部存取時(shí)，AD00~AD15處于三態(tài)，控制信號(hào)處于非激活狀態(tài)，高8位地址總線A16〜A23保持最后一次外部總線訪問(wèn)時(shí)的狀態(tài)，如果A16〜A23用作外部存儲(chǔ)器的片選信號(hào)，最后一次外部總線訪問(wèn)后片選信號(hào)仍然有效，因此，在這種情況下必須注意防止可能對(duì)外部存儲(chǔ)器造成的誤操作。

總線擴(kuò)展技術(shù)

MB90F540/545的外部總線擴(kuò)展與其它單片機(jī)總線擴(kuò)展的方法基本相同，由于該單片機(jī)的ROM和RAM采用統(tǒng)一編址方式，所以它與ROM和RAM接口電路是完全相同，但通常ROM訪問(wèn)速度要慢于RAM，所以訪問(wèn)ROM應(yīng)該使用RDY信號(hào)或插入自動(dòng)等待周期來(lái)保證ROM的讀/寫時(shí)序。圖3為MB90F540/545單片機(jī)外部RAM擴(kuò)展電路結(jié)構(gòu)圖。

單片機(jī)的所有信號(hào)都為CMOS電平，即信號(hào)的最小輸入高電平電壓為0.8Vcc，最大低電平電壓為0.2Vcc。在單片機(jī)的工作時(shí)鐘為16MHz，0等待情況下，進(jìn)行外部訪問(wèn)只需3個(gè)時(shí)鐘周期，要保證CPU能夠讀到正確的數(shù)據(jù)，就要求下沿到數(shù)據(jù)變?yōu)橛行У臅r(shí)間(記作tRLDV)必須小于33.75ns，也就是說(shuō)下沿發(fā)生后的33.75ns內(nèi)，數(shù)據(jù)必須上升到0.8Vcc，才能被正確地讀作邏輯1。這一段時(shí)間包括RAM輸出使能時(shí)間、數(shù)據(jù)總線的電容以及RAM的輸出驅(qū)動(dòng)能力的影響時(shí)間等。總線負(fù)載也會(huì)影響數(shù)據(jù)信號(hào)的上升時(shí)間，進(jìn)而影響總訪問(wèn)時(shí)間。此外，有的RAM輸出為TTL電平輸出(2.5V@1mA)，有的則為CMOS電平輸出(4.5V@100mA)，因此，必須認(rèn)真檢查RAM器件的有關(guān)技術(shù)參數(shù)。

在電路設(shè)計(jì)中，鎖存器可選用TI公司的CD74ACT573，其最大延遲時(shí)間為9.4ns，由于鎖存器經(jīng)常輸出使能，所以其輸出使能延遲時(shí)間可不考慮。為了提高總線的負(fù)載能力，采用上拉電阻，既不影響數(shù)據(jù)的時(shí)序，也有助于提高輸出驅(qū)動(dòng)能力，還可防止數(shù)據(jù)線上出現(xiàn)懸浮態(tài)。

總線電容和上拉電阻的影響及對(duì)策

實(shí)際上，總線擴(kuò)展時(shí)遇到的最大問(wèn)題是延遲和信號(hào)畸變。延遲直接與線長(zhǎng)成正比，而信號(hào)畸變則是由于線間電容所致。傳輸線的增長(zhǎng)和線間電容增大加重了信號(hào)負(fù)載。該電容會(huì)在數(shù)據(jù)流移動(dòng)時(shí)充放電使接收到的信號(hào)幅度減小，信號(hào)波形畸變；同時(shí)，電容的充放電流會(huì)隨著傳輸速度的增大而增加，造成接收端不能正確的判斷所傳輸?shù)男盘?hào)。

MB90F540/545單片機(jī)給定的最大輸入電容為80pF，典型值為10pF。一般在22pF的輸入電容時(shí)，會(huì)導(dǎo)致數(shù)據(jù)總線上數(shù)據(jù)上升沿的時(shí)間增加約10ns，48pF時(shí)數(shù)據(jù)上升時(shí)間會(huì)增加約20ns，80pF時(shí)情況會(huì)更壞。隨著總線電容的增加，為保證的下沿到數(shù)據(jù)變?yōu)橛行У臅r(shí)間tRLDV小于33.75ns(16MHz工作時(shí)鐘時(shí))，就必須選用速度更快的RAM，若總的時(shí)間不能滿足，就必須插入適當(dāng)?shù)牡却龝r(shí)鐘。

如果外擴(kuò)RAM為TTL電平輸出(2.5V@1mA)，其輸出高電平難于滿足單片機(jī)CMOS電平0.8Vcc的要求，可以在數(shù)據(jù)總線上加上拉電阻來(lái)提高其輸出電平，通常RAM的輸出電阻都很小，上拉電阻不會(huì)影響總線的時(shí)序。

結(jié)語(yǔ)

在分析富士通MB90F540/545系列單片機(jī)存儲(chǔ)器結(jié)構(gòu)的基礎(chǔ)上，對(duì)其總線擴(kuò)展的接口中總線電容及TTL電平等對(duì)總線時(shí)序的影響提出了相應(yīng)的對(duì)策，實(shí)驗(yàn)證明這些技術(shù)措施是有效的。但由于受電路布線的多種因素的影響，要準(zhǔn)確估計(jì)電容對(duì)總線時(shí)序的影響是很難的，若總線時(shí)序不能滿足要求，可以通過(guò)插入等待時(shí)鐘或用速度較快的RAM器件來(lái)解決。