ARM Cortex-M0 處理器是目前最小的 ARM 處理器。M0充分利用了ARM Thumb 技術(shù)、多級流水線技術(shù)、低功耗優(yōu)化設(shè)計技術(shù)和最新的高密度硅閃存工藝，是目前市場上現(xiàn)有的最小、能耗最低、最節(jié)能的ARM處理器。該處理能耗非常低、門數(shù)量少、代碼占用空間小，使得MCU開發(fā)人員能夠以8位處理器的價位，獲得32位處理器的性能。芯片制造商將M0產(chǎn)品針對某些特別應用而進行開發(fā)，分別有高集成32位微控制器、USB微控制器， CAN總線微控制器、帶USB口和CAN總線控制器等等，廣泛地應用在各個領(lǐng)域。

　　隨著智能手機、移動互聯(lián)網(wǎng)、云存儲技術(shù)的高速發(fā)展，人們的生活也隨之改變。從信息獲取到購物、娛樂、生活，衣食住行游購娛無一不包，其中一種簡單易用的底座音箱也逐漸走入人們的生活。

　　設(shè)計一個高性價比的音箱，以M0為內(nèi)核的USB微控制器作為這類電路系統(tǒng)主控芯片的不錯選擇。

　　除了音頻的傳輸，為了達到產(chǎn)品豐富的功能，可以根據(jù)人們的需要增加相應的功能。如液晶顯示屏幕、紅外遙控板、各類的功能按鍵等等都是人們最基本的選擇，或者設(shè)計師可以展開豐富的想象力，將底座音箱設(shè)計成遙控的汽車模型，可愛的娃娃，威猛變形金剛… 這樣則對MCU提出更多的要求。芯片廠商或者已經(jīng)預料到在M0的應用上會面對各式各樣的類型需求。那么M0為內(nèi)核的MCU基本上都有準備了豐富的外設(shè)接口。如框圖：

　　以上除了可運行至72 MHz Cortex？-M0內(nèi)核， 還內(nèi)建36K/68K字節(jié)的Flash存儲器，以及12K/20K字節(jié) SRAM，4K字節(jié)用于存儲ISP引導代碼的ROM，保證系統(tǒng)的流暢運行。

　　USB 2.0 全速設(shè)備控制器和收發(fā)器符合USB 2.0全速設(shè)備規(guī)范，支持控制/塊/中斷/等時傳輸類型。USB 設(shè)備控制器共有 8 個可配置的端點。每個端點可以配置為輸入或者輸出類型。所有的操作包括 控制傳輸、批量傳輸、 中斷傳輸 和 同步傳輸都可以支持。端點控制模塊還可以用來管理數(shù)據(jù)序列同步，端點狀態(tài)，當前起始地址，當前事務狀態(tài)和每個端點的數(shù)據(jù)緩存狀態(tài)。恰好滿足了底座音響 基本7個配置端點的需求。

　　I2S控制器由I2S協(xié)議與外部音頻CODEC接口組成，兩個8字節(jié)的FIFO分別用于讀與寫通道，可以處理8～32位字大小。DMA控制器處理數(shù)據(jù)在FIFO與內(nèi)存之間的傳輸。

　　兩組I2C控制器，I2C為雙線，雙向串行總線，通過簡單有效的連線方式實現(xiàn)器件間的數(shù)據(jù)交換。I2C標準是多主機總線，包括沖突檢測和仲裁以防止在兩個或多個主機試圖同時控制總線時發(fā)生的數(shù)據(jù)損壞。這樣MCU在對音頻解碼器和加密芯片等外部設(shè)備作控制。

　　SPI接口可以外接如液晶顯示屏等需要SPI通訊的外部設(shè)備。

　　集成了UART，PS/2，GPIO等接口更豐富了用戶的需求。

　　MUC集成的時鐘控制器為整個芯片提供時鐘源，包括系統(tǒng)時鐘和所有外圍設(shè)備時鐘。其中一個外部 4~24 MHz 高速晶振可以為USB等接口提供時鐘源，一個22.1184MHz內(nèi)部時鐘可以應用到UART接口傳輸?shù)臅r鐘。另外還有一個內(nèi)部 10 KHz 低速振蕩器。因此，該MCU對于工作時鐘的設(shè)定，提供了很大的靈活性。

　　該控制器還通過單獨的時鐘關(guān)或開、時鐘源選擇和分頻器來進行功耗控制。CPU使能PWR_DOWN_EN位后，Cortex-M0 內(nèi)核執(zhí)行WFI指令，芯片將進入掉電模式。等喚醒中斷發(fā)生，將退出掉電模式。在掉電模式下，時鐘控制器關(guān)閉外部 4~24 MHz 高速晶振和內(nèi)部 22.1184 MHz 高速振蕩器，以降低整個系統(tǒng)的功耗。

　　根據(jù)這個MCU的資源我們可以搭建起一個的底座音響基本的系統(tǒng)。

　　首先，協(xié)議認證。協(xié)議數(shù)據(jù)通過MCU的USB輸入后轉(zhuǎn)到I2C傳送到解碼芯片解密后再由USB送回到上位機認證，通過了認證就可以進行下一步的音頻傳輸。

　　USB輸入的數(shù)字音頻數(shù)據(jù)PCM碼發(fā)送到NUC123 USB的512字節(jié)的SRAM中，通過PDMA1搬送到了系統(tǒng)的SRAM，再通過PDMA2把PCM碼搬動到I2S的緩存中，再通過I2S傳輸?shù)揭纛l解碼器進行播放。系統(tǒng)SRAM達到20K字節(jié)，有足夠的空間做音頻同步或音頻數(shù)據(jù)的運算等等。由于系統(tǒng)集成有6通道的PDMA，極大提升了音頻同步傳輸?shù)男省?/p>

　　通過上位機指定的HID協(xié)議，用MCU的GPIO接口設(shè)計相關(guān)按鍵，將上位機指定命令字符發(fā)送到上位機，實現(xiàn)播放器控制等功能。

　　這樣一個低功耗的高性價比的底座音響平臺就搭建起來了，根據(jù)不同需要可以選擇不同的音頻解碼器、功放、箱體和喇叭，一個簡單的底座音響就設(shè)計完成了。MCU還有很多空閑的接口，可以根據(jù)不同的要求，增加相關(guān)的功能，如藍牙通訊、液晶顯示、紅外遙控…這就需要消費者和設(shè)計師的想象力了。

　　底座音響的音頻流程為：

　　以Iphone底座音響為例，音頻采用數(shù)字音頻方式傳輸可以保證音源不受外界的干擾而失真，告別傳統(tǒng)底座音箱音質(zhì)差易干擾等問題。MCU獲取數(shù)字音頻必須通過USB，其USB 傳輸?shù)亩它c要求是：協(xié)議占用有3個USB端點，另外2個控制端點和2個音頻端點，這樣基本需要7個端點以上的USB接口才能滿足這類方案的設(shè)計需要。而音頻解碼器是通過I2S方式來接收，這樣MCU必須同時具有I2S接口，而且還需通過I2C接口來控制。