cortex-m3支持256個(gè)中端，其中包含了16個(gè)內(nèi)核中斷，240個(gè)外部中斷。STM32只有84個(gè)中斷，包括16個(gè)內(nèi)核中斷和68個(gè)可屏蔽中斷。stm32f103上只有60個(gè)中斷，f107上才有68個(gè)中斷。

中斷是STM32很基礎(chǔ)的一個(gè)功能，學(xué)會(huì)使用中斷，才可以更好的使用其他的外設(shè)。理解STM32的中斷，必須要先從STM32的中斷優(yōu)先級(jí)分組是怎么回事。要理解優(yōu)先級(jí)分組，就要先理解什么是先占優(yōu)先級(jí)，和次占優(yōu)先級(jí)。

先占優(yōu)先級(jí)的概念等同于51單片機(jī)中的中斷。假設(shè)有兩中斷先后觸發(fā)，已經(jīng)在執(zhí)行的中斷先占優(yōu)先級(jí)如果沒有后觸發(fā)的中斷 先占優(yōu)先級(jí)更高，就會(huì)先處理先占優(yōu)先級(jí)高的中斷。也就是說又有較高的先占優(yōu)先級(jí)的中斷可以打斷先占優(yōu)先級(jí)較低的中斷。這是實(shí)現(xiàn)中斷嵌套的基礎(chǔ)。

次占優(yōu)先級(jí)只在同一先占優(yōu)先級(jí)的中斷同時(shí)觸發(fā)時(shí)起作用，先占優(yōu)先級(jí)相同，則優(yōu)先執(zhí)行次占優(yōu)先級(jí)較高的中斷。次占優(yōu)先級(jí)不會(huì)造成中斷嵌套。 如果中斷的兩個(gè)優(yōu)先級(jí)都一致，則優(yōu)先執(zhí)行位于中斷向量表中位置較高的中斷。

還需要注意的一點(diǎn)是 這里的中斷優(yōu)先級(jí) 高是指 是指是否更接近0級(jí)，0級(jí)優(yōu)先級(jí)是最高的。

那么最低的優(yōu)先級(jí)可以是多少？這就涉及了優(yōu)先級(jí)分組的概念。 STM32 通過一個(gè)中斷向量控制器（NVIC），來分配先占優(yōu)先級(jí)和次占優(yōu)先級(jí)的數(shù)量。

arm cortex-m3 內(nèi)核中擁有一個(gè)3位寬度的的PRIGROUP數(shù)據(jù)區(qū)，用來指示一個(gè)8位數(shù)據(jù)序列中的小數(shù)點(diǎn)的位置從而表示中斷優(yōu)先級(jí)的分組。

舉個(gè)例子可以更好的理解：如果PRIGROUP 數(shù)據(jù)位000 即為0 說明8位數(shù)據(jù)序列中小數(shù)位置在第1位的左邊 為xxxxxxx.y 用于表示中斷優(yōu)先級(jí)的分組的含義就是 用7位的數(shù)據(jù)寬度來表示 先占優(yōu)先級(jí)的數(shù)量 即為128 用1位的數(shù)據(jù)寬度來表示 次占優(yōu)先級(jí)數(shù)量 即為 2

所以arm cortex-m3中有2的三次方 即為8個(gè)優(yōu)先級(jí)分組 。

但是STM32中只有5個(gè)優(yōu)先級(jí)分組，表示方法略有不同

MDK中定義的中斷相關(guān)的寄存器結(jié)構(gòu)體為：

typedef struct

{

vu32 ISER［2］;

u32 RESERVED0［30］;

vu32 ICER［2］;

u32 RSERVED1［30］;

vu32 ISPR［2］;

u32 RESERVED2［30］;

vu32 ICPR［2］;

u32 RESERVED3［30］;

vu32 IABR［2］;

u32 RESERVED4［62］;

vu32 IPR［15］;

} NVIC_TypeDef;

ISER［2］：中斷使能寄存器組

STM32可屏蔽中斷共有60個(gè)，這里用了兩個(gè)32位的寄存器，可以表示64個(gè)中斷。STM32只用了前60位。 若要使能某個(gè)中斷，則必須設(shè)置相應(yīng)的ISER位為1。

具體每一位對(duì)應(yīng)的中斷關(guān)系如下：（參見 MDK下的 stm32f10x_nvic.h）

#define WWDG_IRQChannel （（u8）0x00） /* Window WatchDog Interrupt */

#define PVD_IRQChannel （（u8）0x01） /* PVD through EXTI Line detection Interrupt */

#define TAMPER_IRQChannel （（u8）0x02） /* Tamper Interrupt */

#define RTC_IRQChannel （（u8）0x03） /* RTC global Interrupt */

#define FLASH_IRQChannel （（u8）0x04） /* FLASH global Interrupt */

#define RCC_IRQChannel （（u8）0x05） /* RCC global Interrupt */

#define EXTI0_IRQChannel （（u8）0x06） /* EXTI Line0 Interrupt */

#define EXTI1_IRQChannel （（u8）0x07） /* EXTI Line1 Interrupt */

#define EXTI2_IRQChannel （（u8）0x08） /* EXTI Line2 Interrupt */

#define EXTI3_IRQChannel （（u8）0x09） /* EXTI Line3 Interrupt */

#define EXTI4_IRQChannel （（u8）0x0A） /* EXTI Line4 Interrupt */

#define DMA1_Channel1_IRQChannel （（u8）0x0B） /* DMA1 Channel 1 global Interrupt */

#define DMA1_Channel2_IRQChannel （（u8）0x0C） /* DMA1 Channel 2 global Interrupt */

#define DMA1_Channel3_IRQChannel （（u8）0x0D） /* DMA1 Channel 3 global Interrupt */

#define DMA1_Channel4_IRQChannel （（u8）0x0E） /* DMA1 Channel 4 global Interrupt */

#define DMA1_Channel5_IRQChannel （（u8）0x0F） /* DMA1 Channel 5 global Interrupt */

#define DMA1_Channel6_IRQChannel （（u8）0x10） /* DMA1 Channel 6 global Interrupt */

#define DMA1_Channel7_IRQChannel （（u8）0x11） /* DMA1 Channel 7 global Interrupt */

#define ADC1_2_IRQChannel （（u8）0x12） /* ADC1 et ADC2 global Interrupt */

#define USB_HP_CAN_TX_IRQChannel （（u8）0x13） /* USB High Priority or CAN TX Interrupts */

#define USB_LP_CAN_RX0_IRQChannel （（u8）0x14） /* USB Low Priority or CAN RX0 Interrupts */

#define CAN_RX1_IRQChannel （（u8）0x15） /* CAN RX1 Interrupt */

#define CAN_SCE_IRQChannel （（u8）0x16） /* CAN SCE Interrupt */

#define EXTI9_5_IRQChannel （（u8）0x17） /* External Line［9:5］ Interrupts */

#define TIM1_BRK_IRQChannel （（u8）0x18） /* TIM1 Break Interrupt */

#define TIM1_UP_IRQChannel （（u8）0x19） /* TIM1 Update Interrupt */

#define TIM1_TRG_COM_IRQChannel （（u8）0x1A） /* TIM1 Trigger and Commutation Interrupt */

#define TIM1_CC_IRQChannel （（u8）0x1B） /* TIM1 Capture Compare Interrupt */

#define TIM2_IRQChannel （（u8）0x1C） /* TIM2 global Interrupt */

#define TIM3_IRQChannel （（u8）0x1D） /* TIM3 global Interrupt */

#define TIM4_IRQChannel （（u8）0x1E） /* TIM4 global Interrupt */

#define I2C1_EV_IRQChannel （（u8）0x1F） /* I2C1 Event Interrupt */

#define I2C1_ER_IRQChannel （（u8）0x20） /* I2C1 Error Interrupt */

#define I2C2_EV_IRQChannel （（u8）0x21） /* I2C2 Event Interrupt */

#define I2C2_ER_IRQChannel （（u8）0x22） /* I2C2 Error Interrupt */

#define SPI1_IRQChannel （（u8）0x23） /* SPI1 global Interrupt */

#define SPI2_IRQChannel （（u8）0x24） /* SPI2 global Interrupt */

#define USART1_IRQChannel （（u8）0x25） /* USART1 global Interrupt */

#define USART2_IRQChannel （（u8）0x26） /* USART2 global Interrupt */

#define USART3_IRQChannel （（u8）0x27） /* USART3 global Interrupt */

#define EXTI15_10_IRQChannel （（u8）0x28） /* External Line［15:10］ Interrupts */

#define RTCAlarm_IRQChannel （（u8）0x29） /* RTC Alarm through EXTI Line Interrupt */

#define USBWakeUp_IRQChannel （（u8）0x2A） /* USB WakeUp from suspend through EXTI Line Interrupt */

#define TIM8_BRK_IRQChannel （（u8）0x2B） /* TIM8 Break Interrupt */

#define TIM8_UP_IRQChannel （（u8）0x2C） /* TIM8 Update Interrupt */

#define TIM8_TRG_COM_IRQChannel （（u8）0x2D） /* TIM8 Trigger and Commutation Interrupt */

#define TIM8_CC_IRQChannel （（u8）0x2E） /* TIM8 Capture Compare Interrupt */

#define ADC3_IRQChannel （（u8）0x2F） /* ADC3 global Interrupt */

#define FSMC_IRQChannel （（u8）0x30） /* FSMC global Interrupt */

#define SDIO_IRQChannel （（u8）0x31） /* SDIO global Interrupt */

#define TIM5_IRQChannel （（u8）0x32） /* TIM5 global Interrupt */

#define SPI3_IRQChannel （（u8）0x33） /* SPI3 global Interrupt */

#define UART4_IRQChannel （（u8）0x34） /* UART4 global Interrupt */

#define UART5_IRQChannel （（u8）0x35） /* UART5 global Interrupt */

#define TIM6_IRQChannel （（u8）0x36） /* TIM6 global Interrupt */

#define TIM7_IRQChannel （（u8）0x37） /* TIM7 global Interrupt */

#define DMA2_Channel1_IRQChannel （（u8）0x38） /* DMA2 Channel 1 global Interrupt */

#define DMA2_Channel2_IRQChannel （（u8）0x39） /* DMA2 Channel 2 global Interrupt */

#define DMA2_Channel3_IRQChannel （（u8）0x3A） /* DMA2 Channel 3 global Interrupt */

#define DMA2_Channel4_5_IRQChannel （（u8）0x3B） /* DMA2 Channel 4 and DMA2 Channel 5 global Interrupt */