隨著嵌入式處理需求的快速增長，系統(tǒng)架構(gòu)正朝著多處理器設計的方向發(fā)展，以解決單處理器系統(tǒng)復雜度太高和計算能力不足的問題。憑借其高邏輯密度及高性能硬模塊，新一代FPGA已經(jīng)使功能強大的芯片多處理(CMP)解決方案成為現(xiàn)實。目前的挑戰(zhàn)在于如何在該解決方案的范疇內(nèi)快速完成設計的開發(fā)與創(chuàng)建。

　　賽靈思嵌入式開發(fā)套件(EDK)工具和IP具有很大的靈活性，用戶可以利用它們以FPGA邏輯為基礎(chǔ)設計出獨具特色的定制多處理解決方案，從而同時滿足價格和性能目標要求。本文將主要介紹以PowerPC和MicroBlaze嵌入式處理器為基礎(chǔ)的賽靈思解決方案中的多處理概念。

　　應用領(lǐng)域

　　性能和功能劃分是設計多處理器系統(tǒng)的主要動力?？偟膩碚f，多處理在以下這些常見場合中會發(fā)揮作用：

　　1. 多個獨立功能。設計可能需要應對多個獨立的處理任務。解決這個問題的好方法是為每個處理任務創(chuàng)建獨立的專用處理模塊，并為每個處理模塊分配專用處理器和外設集。

　　2. 控制或數(shù)據(jù)層面卸載。常見情況是既有實時任務(計算或數(shù)據(jù)密集型)，也有非實時任務，從而可能導致單處理器解決方案無法做出及時的響應。對于這種情況，您可以分配一個從處理器以便及時完成實時任務，主處理器則完成其他常規(guī)任務，并且充當?shù)街鳈C系統(tǒng)的接口。主處理器同時也監(jiān)控從處理器。從處理器可能包含專用功能或接口，從而能夠滿足計算性能要求。相應的例子包括網(wǎng)絡負載分擔、媒體處理以及安全算法等。

　　3. 接口處理。對于作為多接口之間的橋梁或開關(guān)的系統(tǒng)，您可以分配一個從處理器用于處理每個接口上的數(shù)據(jù)，而用一個或者多個主處理器處理更高級的橋接或者開關(guān)任務。

　　4. 數(shù)據(jù)流處理。對于數(shù)據(jù)流計算問題，您可以安排多個處理器以流水線的方式處理數(shù)據(jù)流。多處理器流水線的每一級都要在將數(shù)據(jù)傳到下一個處理器之前完成一部分計算任務。這是提高系統(tǒng)吞吐量的一種有效方式。

　　5. 可靠性和冗余度。您可以多次復制處理系統(tǒng)以提高可靠性和冗余度。

　　6. 對稱處理。傳統(tǒng)的對稱處理(SMP)是一種十分有用的解決方案，您可以利用它來提升那些不存在明確劃分邊界的應用性能。一個具有SMP功能的OS層可以管理并行任務，并且在多處理器之間自動調(diào)度這些任務。然而，SMP使用模型不適用于賽靈思處理器，因為它們?nèi)狈崿F(xiàn)SMP所需的高速緩存相關(guān)性。

　　除了SMP場合，其他的所有應用場合均適合賽靈思公司帶有EDK工具的FPGA的應用。賽靈思處理解決方案的獨特之處在于，它可以針對應用要求來靈活定制每個處理子系統(tǒng)。例如，并不是所有的處理器都需要一個高速緩存或者浮點單元。通過為特定處理器分配特定的功能，您可以創(chuàng)建一個能夠?qū)崿F(xiàn)所有設計目標的專用解決方案。

　　簡單且可擴展的系統(tǒng)架構(gòu)

　　正如您見到的那樣，有許多種使用模型適合多處理器使用。同時存在多種系統(tǒng)架構(gòu)的可能性。為某一應用場合明確一種單純且可擴展的拓撲和架構(gòu)是一件令人頭疼的事情，所以定義一個可以滿足大部分需求的基線架構(gòu)會將有所幫助。

　　圖1給出了一個雙內(nèi)核架構(gòu)。這個架構(gòu)展示了簡單且可擴展的多處理器系統(tǒng)定義。您可以基于這個定義衍生出新的拓撲來應對設計約束或挑戰(zhàn)。該架構(gòu)的主要概念如下：

圖1：雙處理器架構(gòu)。

　　1. 這個架構(gòu)是兩套完全獨立的單處理器系統(tǒng)的簡單擴展，是通過將系統(tǒng)與通信元件連接在一起實現(xiàn)的。

　　2. 共享元件全部采用多端口(或者雙端口)結(jié)構(gòu)。這些元件的多端口特性使得每個處理器的系統(tǒng)總線在靜態(tài)和動態(tài)負載方面都獨立于其他總線。通過隔離各個處理子系統(tǒng)，您可以確保系統(tǒng)總線不會因為一個處理器的事務執(zhí)行而不能給另一個處理器或者外設使用。所有的多端口外設都在內(nèi)部完成不同端口上的訪問仲裁。

　　3. 關(guān)鍵共享外設是多端口存儲器控制器(MPMC)。MPMC通過不同的端口接口訪問外部存儲器。多個處理器可以通過獨立端口連接到MPMC上。這種拓撲使得 PowerPC和MicroBlaze處理器能夠以最小的延遲和高帶寬同時訪問外部存儲器。MPMC目前最多可以提供8個端口，這樣就可以將三到四個處理器連接到一個外部存儲器上。

　　4. 這個架構(gòu)還可以在處理器之間共享內(nèi)部塊RAM存儲器。片上塊RAM共享是一種在處理器之間傳輸KB尺寸數(shù)據(jù)的高速方式。塊RAM的訪問也可以是確定性的，這對于某些應用而言是一個重要要求。

　　5. 除了共享存儲器外，還有另外2個內(nèi)核 - XPS Mailbox和XPS Mutex，它們可以提供形式簡單的處理器間通信。XPS Mailbox內(nèi)核以同步或異步方式為兩個處理器提供低延遲、FIFO風格的消息傳遞接口。它可用于直接傳送消息或者用于傳送共享存儲器中存儲的消息指針。您可以使用XPS Mutex內(nèi)核在2個處理器上為軟件共享資源(無論它們是片上資源還是片外資源)的訪問進行 仲裁。總的來說，這些內(nèi)核可幫助您在每個處理器上創(chuàng)建協(xié)作軟件程序。

　　6. 一些系統(tǒng)可能期望共享非多端口外設(比如UART、SPI或I2C)。這種情況需要在沒有連至外設的總線和連至外設的總線之間提供一個系統(tǒng)總線橋。圖1給出了一個在兩個處理器之間共享UART的總線橋的應用情況。

　　7. 圖1特意指出PowerPC405是第一處理器，MicroBlaze是第二處理器，以說明每個處理器的某些特性。然而，經(jīng)過很小的改動就可以將任何一個處理器替換成其他的處理器。因此這個架構(gòu)可以在不同的處理器之間實現(xiàn)無縫轉(zhuǎn)換。

　　雖然圖1給出了推薦的整體多處理架構(gòu)，但是不同的約束可能需要您進一步改善該架構(gòu)。例如，在邏輯面積和資源使用是關(guān)鍵考慮因素的系統(tǒng)中，所有處理器都可以連接到相同的系統(tǒng)總線上。雖然這降低了系統(tǒng)的確定性，增加了總線的運行負載，但是它通過消除新的系統(tǒng)總線以及消除IP的多端口需求而節(jié)省了面積。

　　還可實現(xiàn)其他衍生架構(gòu)，例如在獨立系統(tǒng)總線上連接一個高性能處理器，或在共享系統(tǒng)總線上連接多個低性能處理器。您還可以通過利用多級橋連接處理子系統(tǒng)來創(chuàng)建層次化拓撲。EDK所提供的各種工具和IP可以幫助你進一步優(yōu)化這個基本拓撲，直到其滿足您的需要為止。

　　其他考慮因素

　　通常情況下，多處理器架構(gòu)還需要考慮其他一些因素。例如，您需要在兩個處理器之間以非沖突方式定義存儲器映射。EDK提供的自動地址生成工具將這一任務簡化成簡單的按鈕操作。

　　您也需要考慮您的時鐘和復位網(wǎng)絡。您可以選擇給所有處理器提供相同速率的時鐘，或者讓每個處理器使用不同的時鐘域。同樣，您也可以將復位域定義在不同層次上，例如僅處理器復位、處理器子系統(tǒng)復位和系統(tǒng)復位。處理器必須獨立連至調(diào)試端口，從而能為每個處理器創(chuàng)建一個獨立的調(diào)試進程。

　　除了硬件因素，還需要設計軟件系統(tǒng)，以便它們能夠協(xié)同運轉(zhuǎn)。這包括使用共享存儲器、消息傳遞以及一些常見的同步概念，例如屏障(barrier)和會合 (rendezvous)等，從而使系統(tǒng)以可預測性和同步的方式運行。市場上也有商用軟件?？梢蕴峁└呒壍耐ㄐ欧独?/p>

STM32/STM8

意法半導體/ST/STM